《脉冲信号发生器设计.docx》由会员分享，可在线阅读，更多相关《脉冲信号发生器设计.docx（8页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、脉冲信号发生器设计 烟台工程职业技术学院 系专业级毕业设计（论文） 题目: 姓名学号 指导教师（签名） 二年月日 脉冲信号发生器 摘要：本实验是采用fpga方式基于Alter Cyclone2 EP2C5T144C8的简易脉冲信号发生器，可以实现输出一路周期1us到10ms，脉冲宽度：0.1us到周期-0.1us,时间分辨率为 0.1us的脉冲信号，并且还能输出一路正弦信号（与脉冲信号同时输出）。输出模式 可分为连续触发和单次手动可预置数（09）触发，具有周期、脉宽、触发数等显示功能。采用fpga计数实现的电路简化了电路结构并提高了射击精度，降低了电路功耗和资源成本。 关键词：FPGA；脉冲信
2、号发生器；矩形脉冲；正弦信号； 引言 (一)方案设计与比较 脉冲信号产生方案： 方案一、采用专用DDS芯片的技术方案： 目前已有多种专用DDS集成芯片可用，采用专用芯片可大大简化系统硬件制作难度，内部数字信号抖动小，输出信号指标高；但专用芯片控制方式比较固定，最大的缺点是进行脉宽控制，测量困难，无法进行外同步，不满足设计要求。 方案二、单片机法： 利用单片机实现矩形脉冲，可以较方案以更简化外围硬件，节约成本，并且也可以实现灵活控制、能产生任意波形的信号发生器。但是单片机的内部时钟一般是小于25Mhz，速度上无法满足设计要求，通过单片机产生脉冲至少需要三条指令，所需时间大于所要求的精度要求，故不
3、可取。 方案二：FPGA法： 利用了可编程逻辑器件的灵活性且资源丰富的特点，通过Quartus软件的设计编写，实现脉冲信号的产生及数控，并下载到试验箱中，这种方案电路简单、响应速度快、精度高、稳定性好故采用此种方案。 (二)理论分析与计算 脉冲信号产生原理：输入量周期和脉宽，结合时钟频率，转换成两个计数器的容量，用来对周期和高电平的计时，输出即可产生脉冲信号。 脉冲信号的精度保证：时间分辨率0.1us，周期精度：+0.1%+0.05us，宽度精度：+0.1%+0.05us，为满足精度要求，所以所选时钟频率至少1/0.05us=20MHZ,由于试验箱上大于10MHZ只有50MHZ，故选时钟信号5
4、0MHZ，此时精度1/50MHZ=0.02us0.05us，满足精度要求。 正弦信号产生原理：正弦信号的产生由DDS原理实现，频率由频率控制字M和时钟周期Fc决定，M=Fout*2N/Fc，Fout=1/T，N即为相位累加器的位数，化简锝M=2N/(5*T),即说明可以通过输入量周期控制正弦的频率，与脉冲达到同周期。 (三)程序设计 3.1 系统框图如图3-1所示。 图3-1 系统框图 按键输入模块：通过不同的按键切换周期和脉宽、高低位输入数据。（vhdl语言见附录1） 图3-2 按键输入模块 显示模块：采用查询ROM表的方法，二进制数值通过一个ROM表显示为十进制数值，在数码管上显示。（Vh
5、dl及rom表见附录2） 图3-3 显示模块 高低电平计数模块：计数器接时钟脉冲50MHZ，即每次计数0.02us，5次计数为0.1us，即为实验要求的时间精度0.1us，通过置入周期和脉宽放大5倍（周期和脉宽均以0.1us为单位）便可产生高低脉冲信号。（Mk模块vhdl见附录三） 图3-4 脉冲信号产生模块 正弦信号产生模块：由DDS原理产生，频率控制字M=Fout*2N/Fc，Fout=1/T，N即为相位累加器的位数，化简得M=2N/(5*T)，再通过相位累加器查找正弦ROM表，便可产生正弦信号，正弦信号的周期即为T，与脉冲信号同周期。（reg29、dm1、正弦rom见附录四） 图3-5正
6、弦信号产生模块 整体电路连接：（见附录五） (四)作品测试 4.1 测试仪器 TDS1002型60MHZ1 0GS/s双通道数字存储示波器，系统试验箱。 4.2 测试方案 控制时钟：50MHz 按键操作：Key1：十分位、百位计数使能；Key2:个位、千位计数使能；key3：十位、万位计数使能；key4：高三位低三位切换；key5：脉宽、周期切换；key6：脉宽周期输入脉冲；Key7：猝发脉冲计数按键；key8：系统清零键；key3与key2同时按下切换至单猝发方式；key3、2、1同时按下但猝发脉冲发射。 测试方法：按键输入脉宽和周期，经过示波器观察测量正弦和脉冲周期以及脉宽，记录数据制4.
7、3表格，切换猝发方式后继续用示波器进行单猝发计数测试。 4.3 测试结果 输入周期输入 脉宽 显示 脉宽 脉宽 误差 显示 周期 周期 误差 上升 时间 正弦周 期 幅度 猝发模式状态下输入数据N，示波器显示输出N个脉冲和正弦信号；波形图见附录6 4.4 结果分析 系统在输出脉冲脉宽、周期和正弦波以及猝发脉冲等指标达到题目的基本和发挥部分要求，各项指标测量精度高，整体性能达到题目发挥部分要求。 (五)总结 本系统以fpga作为系统的核心控制器件，以系统试验箱为平台，具有1us-10ms的方波脉冲发生和正弦脉冲发生功能，同时具有1-9固定数量脉冲单猝发功能，具有精度较高速度快的特点，所有指标均达
8、到或部分超过赛题要求。 附录 附件1：按键输入模块 library ieee; use ieee.std_logic_arith.all; use ieee.std_logic_unsigned.all; use ieee.std_logic_1164.all; entity xianshi is port(cp,change,clr,hl,aj1,aj2,aj3:in std_logic; zq,mk:out std_logic_vector(16 downto 0); end xianshi; architecture one of xianshi is signal m:std_logi
9、c_vector(16 downto 0); signal n:std_logic_vector(16 downto 0); begin process(cp,change,clr,hl,aj1,aj2,aj3) begin if clr=1then m=00000000000000000; n=00000000000000000; elsif cpevent and cp=1 then if change=0and hl=0then if aj1=1then m=m+1;end if; if aj2=1then m=m+10;end if; if aj3=1then m=m+100;end
10、if; end if; if change=0and hl=1then if aj1=1then m=m+1000;end if; if aj2=1then m=m+10000;end if; if aj3=1then m=m+100000;end if; end if; if change=1and hl=0then if aj1=1then n=n+1;end if; if aj2=1then n=n+10;end if; if aj3=1then n=n+100;end if; end if; if change=1and hl=1then if aj1=1then n=n+1000;end if; if aj2=1then n=n+10000;end if; if aj3=1then n=n+100000;end if; end if; end if; zq=m; mk=n; end process; end one;