资源描述
/.
计算机组成原理试题一
一、单项选择题（从下列各题四个备选答案中选出一个正确答案，并将其代号写在题干前面的括号内。）
1.若十进制数据为137.5则其八进制数为（B ）。
A、89.8B、211.4C、211.5D、1011111.101
2.若x补=0.1101010，则x原=（A ）。
A、1.0010101 B、1.0010110 C、0.0010110 D、0.1101010
3.若采用双符号位，则发生正溢的特征是：双符号位为（ B）。
A、00 B、01 C、10 D、11
4.原码乘法是（A ）。
A、先取操作数绝对值相乘，符号位单独处理
B、用原码表示操作数，然后直接相乘
C、被乘数用原码表示，乘数取绝对值，然后相乘
D、乘数用原码表示，被乘数取绝对值，然后相乘
5.为了缩短指令中某个地址段的位数，有效的方法是采取（C）。
A、立即寻址B、变址寻址C、间接寻址 D、寄存器寻址
6.下列数中，最小的数是（ A ）。
A．(101001)2 B．(52)８ C．(2B)16 D．45
7.下列数中，最大的数是（ D ）。
A．(101001)2 B．(52)８ C．(2B)16 D．45
8.下列数中，最小的数是（ D ）。
A．（111111）2 B．（72）８ C．（2F）16 D．50
9.已知：X=－0.0011，Y= -0.0101。（X+Y）补= ( A )。
A．1．1100 B．1．1010
C．1．0101 D．1．1000
10.一个512KB的存储器,地址线和数据线的总和是（C ） 。
A．17 B．19 C．27 D．36
11.某计算机字长是16位它的存储容量是64KB,按字编址,它们寻址范围是（C ） 。
A．64K B．32KB C．32K D．16KB
12.某一RAM芯片其容量为512*8位,除电源和接地端外该芯片引线的最少数目是（C ） 。
A. 21 B. 17 C. 19 D.20
12.计算机内存储器可以采用（ A ）。
A.RAM和ROM B.只有ROM C.只有RAM D.RAM和SAM
13.单地址指令中为了完成两个数的算术操作，除地址码指明的一个操作数外，另一个数常需采用( C ) 。
A.堆栈寻址方式 B.立即寻址方式 C.隐含寻址方式 D.间接寻址方式
14.零地址运算指令在指令格式中不给出操作数地址，因此它的操作数来自( B )。
A.立即数和栈顶 B.栈顶和次栈顶 C.暂存器和栈顶 D.寄存器和内存单元
15.指令系统中采用不同寻址方式的目的主要是( C )。
A.实现存储程序和程序控制 B.可以直接访问外存
C.缩短指令长度，扩大寻址空间，提高编程灵活性 D.提供扩展操作码的可能并降低指令译码难度
16.用于对某个寄存器中操作数的寻址方式称为( C )寻址。
A.直接 B.间接 C.寄存器直接 D.寄存器间接
17.寄存器间接寻址方式中，操作数处在( B )。
A.通用寄存器 B.贮存单元 C.程序计数器 D.堆栈
18.RISC是( A )的简称。
A.精简指令系统计算机 B.大规模集成电路
C.复杂指令计算机 D.超大规模集成电路
19.CISC是( C )的简称。
A.精简指令系统计算机 B.大规模集成电路
C.复杂指令计算机 D.超大规模集成电路
20.中央处理器是指( C ) 。
A．运算器 B.控制器 C.运算器和控制器存储器 D.运算器和控制器
21.在CPU中跟踪指令后继地址的寄存器是( B )
A.主存地址寄存器 B.程序寄存器 C.指令寄存器 D.状态条件寄存器
22.CPU 中通用寄存器的位数取决于（ B ）。
A.存储容量 B.机器字长 C.指令的长度 D.CPU的管脚数
23.同步控制是( C ) 。
A.只适用于CPU控制的方式 B.只适用于外围设备控制的方式
C.由统一时序信号控制的方式 D.所有指令执行时间都相同的方式
24.异步控制常用于( A )作为其主要控制方式。
A.在单总线结构计算机中访问主存与外围设备时 B.微型机的CPU控制中
C.组合逻辑控制的CPU中 D.微程序控制器中
25.为了缩短指令中某个地址段的位数，有效的方法是采取（C ）。
A、立即寻址
B、变址寻址
C、间接寻址
D、寄存器寻址
二、判断题（判断下列各题的正误。对的打“√”，错的打“”，若错误必须加以改正。每题1分，计10分）
1、存储单元是存放一个二进制信息的存贮元。
2、计算机辅助设计简称CAD。√
3、集中式总线控制中，定时查询方式的响应速度最快。
4、主程序运行时何时转向为外设服务的中断服务程序是预先安排好的。
5、时序电路用来产生各种时序信号，以保证整个计算机协调地工作。√
6、采用下址字段法控制微程序执行顺序的微程序控制器中，一定要有微程序计数器。
7、主存储器中采用双译码结构的主要目的是提高存取速度。
8、集中式总线控制中，定时查询方式下，各设备的优先级是固定不变的。
9、引入虚拟存储系统的目的是提高存储速度。
10、DＭA方式进行外设与主机交换信息时，不需要向主机发出中断请求。
11、CPU以外的设备都称外部设备。
12、第三代计算机所用的基本器件是晶体管。
13、奇偶校验可以纠正代码中出现的错误。
14、用微指令的分段译码法设计微指令时，需将具有相斥性的微命令组合在同一字段内。√
15、CPU访问存储器的时间是由存储器的容量决定的，存储容量与越大，访问存储器所需的时间越长。
四、名词解释（每题2分，共10分）
1、存储程序的工作方式：将计算机需进行的工作事先编写成程序，存入计算机中，运行程序时计算机自动进行工作。
2、高速缓冲存储器：介于CPU与主存之间，速度较快、容量较小、价格较贵的存储器，引入CACHE的目的是提高存储系统的速度。
3、程序中断的工作方式：在CPU运行主程序时，接受到非预期的中断请求，CPU暂停现行工作转向为中断请求服务，待服务完毕后回到住程序继续执行。
4、系统总线：连接机器内部各大部件的信息公共通道。
5、微程序：用于解释机器指令的若干条微指令的有序集合。
6、（磁盘的）数据传输率：单位时间传送的二进制信息的字节数。
7、DMA方式：单位时间传送的二进制信息的字节数。
8、随机存取方式：一定的硬件和一定的软件组成的有机整体。
五、简答题（每小题5分，共30分）
1、说你认为计算机系统中的硬件和软件在逻辑功能等价吗？为什么?
答：软件与硬件的逻辑功能是等效的，但性能不相同。
2、什么是运算器？它的主要由哪几个功能部件组成？
答：运算器是进行算术逻辑运算的部件。它主要由加法器、通用寄存器、标志寄存器等部件组成。
3、与RAM相比ROM有何特点？
答：ROM掉电后信息不会丢失，但其中的信息只能读不能随便写。
4、与程序中断控制方式相比DMA控制方式有何特点？
答：速度快。响应快、优先级高、处理快、无须现场保护和现场的恢复。但是应用范围没有程序中断控制方式广。
5、微程序控制的基本思想是：把指令执行所需要的所有控制信号存放在控制存储器中，需要时从这个存储器中读取，即把操作控制信号编成微指令，存放在控制存储器中。一条机器指令的功能通常用许多条微指令组成的序列来实现，这个微指令序列称为微程序。微指令在控制存储器中的存储位置称为微地址。
6、同种类的外设部设备接入计算机系统时，应解决哪些主要问题？
答：数据格式、地址译码、控制信息的组织和状态信息的反馈。
7、中断接口一般包含哪些基本组成？简要说明它们的作用。
答：①地址译码。选取接口中有关寄存器，也就是选择了I/O设备；
②命令字/状态字寄存器。供CPU输出控制命令，调回接口与设备的状态信息；
③数据缓存。提供数据缓冲，实现速度匹配；
④控制逻辑。如中断控制逻辑、与设备特性相关的控制逻辑等。
8、加快中央处理器与主存之间传输信息的措施有哪些？
六、综合题
1、设X=26/32，Y=--15/32,采用二进制变形补码计算[X+Y]补=? 并讨论计算结果。
解： 设X=26/32，Y=--15/32,采用二进制变形补码计算
[X+Y]补=? 并讨论计算结果。
解:X=0.11010 Y= - 0.01111
[X+Y]补=0.010111
无溢出
2、Ｘ＝00110011，Ｙ＝10011110，求Ｘ∧Ｙ＝？ Ｘ∨Ｙ＝？
解: Ｘ∧Ｙ＝00010010
Ｘ∨Ｙ＝10111111
3、设有一个具有12位地址和4位字长的存储器，问：
（1）该存储器能存储多少字节信息？
（2）如果存储器由1K1位RAM芯片组成.需要多少片?
（3）需要地址多少位作为芯片选择?
（4）试画出该存储器的结构图。
解：
设有一个具有12位地址和4位字长的存储器，
（1）该存储器能存储2K字节信息。
（2）如果存储器由1K1位RAM芯片组成.需要16片。
（3）需要地址2位作为芯片选择。
（4） （图略）
4. 某机字长16位，内存总容量为256KW，其中ROM占地址范围为00000H~OFFFFH，其余地址空间为RAM。请用如下存贮芯片为该机设计一个存储器：
(1) ROM、RAM的容量各为多少？
(2) 该主存的地址线、数据线各为多少根？
(3) 用容量为32K*16的ROM芯片和64K*16的RAM芯片构成该存储器，需要RAM和ROM芯片各几片？
(4) 画出存储器结构及其与CPU连接的逻辑框图
解：
(1) ROM 64K RAM 192K
(2) 数据线有16根，地址线有18根。
(3) 需 ROM 2片 ，需RAM 3片。
(4) （图略）
5．什么是CPU？CPU主要由哪些寄存器级的部件组成？
CPU 是计算机中进行算术逻辑运算和指挥协调机器各大部件工作的部件。
IR、PSW、GR、ALU、PC等。
（图略）
6． 画出单总线CPU内部框图（寄存器级），拟出加法指令ADD R1，（R2）的读取与执行流程。源寻址方式采用寄存器间址方式。
解:
计算机组成原理试题二
一、选择题（共20分，每题1分）
1．CPU响应中断的时间是_ C _____。
A．中断源提出请求； B．取指周期结束； C．执行周期结束；D．间址周期结束。
2．下列说法中___c___是正确的。
A．加法指令的执行周期一定要访存；B．加法指令的执行周期一定不访存；
C．指令的地址码给出存储器地址的加法指令，在执行周期一定访存；
D．指令的地址码给出存储器地址的加法指令，在执行周期不一定访存。
3．垂直型微指令的特点是___c___。
A．微指令格式垂直表示； B．控制信号经过编码产生；
C．采用微操作码； D．采用微指令码。
4．基址寻址方式中，操作数的有效地址是___A___。
A．基址寄存器内容加上形式地址（位移量）； B．程序计数器内容加上形式地址；
C．变址寄存器内容加上形式地址； D．寄存器内容加上形式地址。
5．常用的虚拟存储器寻址系统由____A__两级存储器组成。
A．主存－辅存；B．Cache－主存；C．Cache－辅存；D．主存—硬盘。
6．DMA访问主存时，让CPU处于等待状态，等DMA的一批数据访问结束后，CPU再恢复工作，这种情况称作__A____。
A．停止CPU访问主存；B．周期挪用；C．DMA与CPU交替访问；D．DMA。
7．在运算器中不包含___D___。
A．状态寄存器； B．数据总线； C．ALU； D．地址寄存器。
8．计算机操作的最小单位时间是__A____。
A．时钟周期； B．指令周期； C．CPU周期；D．中断周期。
9．用以指定待执行指令所在地址的是_C_____。
A．指令寄存器； B．数据计数器；C．程序计数器；pc D．累加器。
10．下列描述中____B__是正确的。
A．控制器能理解、解释并执行所有的指令及存储结果；
B．一台计算机包括输入、输出、控制、存储及算逻运算五个单元；
C．所有的数据运算都在CPU的控制器中完成；
D．以上答案都正确。
11．总线通信中的同步控制是__B____。
A．只适合于CPU控制的方式； B．由统一时序控制的方式；
C．只适合于外围设备控制的方式； D．只适合于主存。
12．一个16K32位的存储器，其地址线和数据线的总和是B______。14+32=46
A．48； B．46； C．36； D．32。
13．某计算机字长是16位，它的存储容量是1MB，按字编址，它的寻址范围是A______。1mb/2b=1024kb/2b=512k
A．512K； B．1M； C．512KB； D．1MB。
14．以下__B____是错误的。（输入输出 4）
A．中断服务程序可以是操作系统模块； B．中断向量就是中断服务程序的入口地址；
C．中断向量法可以提高识别中断源的速度；
D．软件查询法和硬件法都能找到中断服务程序的入口地址。
15．浮点数的表示范围和精度取决于__C____ 。
A．阶码的位数和尾数的机器数形式；B．阶码的机器数形式和尾数的位数；
C．阶码的位数和尾数的位数； D．阶码的机器数形式和尾数的机器数形式。
16．响应中断请求的条件是__B____。
A．外设提出中断； B．外设工作完成和系统允许时；
C．外设工作完成和中断标记触发器为“1”时；D．CPU提出中断。
17．以下叙述中___B___是错误的。
A．取指令操作是控制器固有的功能，不需要在操作码控制下完成；
B．所有指令的取指令操作都是相同的；
C．在指令长度相同的情况下，所有指令的取指操作都是相同的；
D．一条指令包含取指、分析、执行三个阶段。
18．下列叙述中__A____是错误的。
A．采用微程序控制器的处理器称为微处理器；cpu
B．在微指令编码中，编码效率最低的是直接编码方式；
C．在各种微地址形成方式中，增量计数器法需要的顺序控制字段较短；
D．CMAR是控制器中存储地址寄存器。
19．中断向量可提供___C___。
A．被选中设备的地址； B．传送数据的起始地址；
C．中断服务程序入口地址；D．主程序的断点地址。
20．在中断周期中，将允许中断触发器置“0”的操作由A______完成。
A．硬件； B．关中断指令； C．开中断指令； D．软件。
二、填空题（共20分，每空1分）
1．在DMA方式中，CPU和DMA控制器通常采用三种方法来分时使用主存，它们是
停止 CPU访问主、周期挪用和DMA和CPU交替访问主存。
2．设 n = 8 （不包括符号位），则原码一位乘需做 8 次移位和最多 8 次加法，补码Booth算法需做 8 次移位和最多 9 次加法。
3．设浮点数阶码为8位（含1位阶符），尾数为24位（含1位数符），则32位二进制补码浮点规格化数对应的十进制真值范围是：最大正数为2127(1-2－23)，最小正数为2－129，最大负数为2－128(-2－1-2－23)，最小负数为-2127 。
4．一个总线传输周期包括 a ．申请分配阶段 B．寻址阶段 C．传输阶D．结束阶段
5．CPU采用同步控制方式时，控制器使用 机器周 和 节拍 组成的多极时序系统。
6．在组合逻辑控制器中，微操作控制信号由 指令操作码 、 时序 和
．状态条件 决定。
三、名词解释（共10分，每题2分）
1．机器周期 2．周期挪用 3．双重分组跳跃进位 4．水平型微指令 5．超标量
四、计算题（5分）
已知：A = ，B = 求：[A+B]补
五、简答题（15分）
1．某机主存容量为4M16位，且存储字长等于指令字长，若该机的指令系统具备97种操作。操作码位数固定，且具有直接、间接、立即、相对、基址五种寻址方式。（5分）
（1）画出一地址指令格式并指出各字段的作用；
（2）该指令直接寻址的最大范围（十进制表示）；
（3）一次间址的寻址范围（十进制表示）；
（4）相对寻址的位移量（十进制表示）。
2．控制器中常采用哪些控制方式，各有何特点？
3．某机有五个中断源，按中断响应的优先顺序由高到低为L0,L1,L2,L3,L4，现要求优先顺序改为L4,L2,L3,L0,L1，写出各中断源的屏蔽字。（5分）
中断源
屏蔽字
0 1 2 3 4
L0
L1
L2
L3
L4
1 1 0 0 0
0 1 0 0 0
1 1 1 1 0
1 1 o 1 0
1 1 1 1 1
六、问答题（20分）
（1）画出主机框图（要求画到寄存器级）；
（2）若存储器容量为64K32位，指出图中各寄存器的位数；
（3）写出组合逻辑控制器完成 STA X （X为主存地址）指令发出的全部微操作命令及节拍安排。
（4）若采用微程序控制，还需增加哪些微操作？
七、设计题（10分）
设CPU共有16根地址线，8根数据线，并用作访存控制信号（低电平有效），用作读写控制信号（高电平为读，低电平为写）。现有下列存储芯片：1K4位RAM，4K8位RAM，2K8位ROM，以及74138译码器和各种门电路，如图所示。画出CPU与存储器连接图，要求：
（1）主存地址空间分配：8000H～87FFH为系统程序区；8800H～8BFFH为用户程序区。
（2）合理选用上述存储芯片，说明各选几片？
（3）详细画出存储芯片的片选逻辑。
计算机组成原理试题三
一、选择题（共20分，每题1分）
1．冯诺伊曼机工作方式的基本特点是___B___。
A．多指令流单数据流；B．按地址访问并顺序执行指令；
C．堆栈操作； D．存储器按内容选择地址。
2．程序控制类指令的功能是___C___。
A．进行主存和CPU之间的数据传送； B．进行CPU和设备之间的数据传送；
C．改变程序执行的顺序； D．一定是自动加+1。
3．水平型微指令的特点是__A____。
A．一次可以完成多个操作； B．微指令的操作控制字段不进行编码；
C．微指令的格式简短； D．微指令的格式较长。
4．存储字长是指____B__。
A．存放在一个存储单元中的二进制代码组合；B．存放在一个存储单元中的二进制代码位数；
C．存储单元的个数； D．机器指令的位数。
5．CPU通过__B___启动通道。
A．执行通道命令；B．执行I/O指令；C．发出中断请求；D．程序查询。
6．对有关数据加以分类、统计、分析，这属于计算机在___C___方面的应用。
A．数值计算；B．辅助设计；C．数据处理；D．实时控制。
7．总线中地址线的作用是_C_____。
A．只用于选择存储器单元； B．由设备向主机提供地址；
C．用于选择指定存储器单元和I/O设备接口电路的地址；D．即传送地址又传送数据。
8．总线的异步通信方式_A___。
A．不采用时钟信号，只采用握手信号； B．既采用时钟信号，又采用握手信号；
C．既不采用时钟信号，又不采用握手信号；D．既采用时钟信号，又采用握手信号。
9．存储周期是指___C___。
A．存储器的写入时间； B．存储器进行连续写操作允许的最短间隔时间；
C．存储器进行连续读或写操作所允许的最短间隔时间； D．指令执行时间。
10．在程序的执行过程中，Cache与主存的地址映射是由__C__。
A．操作系统来管理的；B．程序员调度的；C．由硬件自动完成的；D．用户软件完成。
11．以下叙述___C_是正确的。
A．外部设备一旦发出中断请求，便立即得到CPU的响应；
B．外部设备一旦发出中断请求，CPU应立即响应；
C．中断方式一般用于处理随机出现的服务请求；D．程序查询用于键盘中断。
12．加法器采用先行进位的目的是____C__ 。
A．优化加法器的结构；B．节省器材；C．加速传递进位信号；D．增强加法器结构。
13．变址寻址方式中，操作数的有效地址是__C____。
A．基址寄存器内容加上形式地址（位移量）； B．程序计数器内容加上形式地址；
C．变址寄存器内容加上形式地址； D．寄存器内容加上形式地址。
14．指令寄存器的位数取决于__B__。
A．存储器的容量； B．指令字长； C．机器字长； D．存储字长。
15．在控制器的控制方式中，机器周期内的时钟周期个数可以不相同，这属于A____。
A．同步控制；B．异步控制；C．联合控制；D．人工控制。
16．下列叙述中___B___是正确的。
A．控制器产生的所有控制信号称为微指令；B．微程序控制器比硬连线控制器更加灵活；
C．微处理器的程序称为微程序；D．指令就是微指令。
17．CPU中的译码器主要用于___B___ 。
A．地址译码；B．指令译码；C．选择多路数据至ALU；D．数据译码。
18．直接寻址的无条件转移指令功能是将指令中的地址码送入__A____。
A．PC； B．地址寄存器；C．累加器；D．ALU。
19．DMA方式的接口电路中有程序中断部件，其作用是___C_。
A．实现数据传送；B．向CPU提出总线使用权；C．向CPU提出传输结束；D．发中断请求。
20．下列器件中存取速度最快的是 C 。
A．Cache；B．主存；C．寄存器；D．辅存。
二、填空题（共20分，每题1分）
1．完成一条指令一般分为 A 周期和 B 周期，前者完成 C 操作，后者完成 D 操作。
2．设指令字长等于存储字长，均为24位，若某指令系统可完成108种操作，操作码长度固定，且具有直接、间接（一次间址）、变址、基址、相对、立即等寻址方式，则在保证最大范围内直接寻址的前提下，指令字中操作码占 A 位，寻址特征位占 B 位，可直接寻址的范围是 C ，一次间址的范围是 D 。
3．微指令格式可分为 A 型和 B 型两类，其中 C 型微指令用较长的微程序结构换取较短的微指令结构。
4．在写操作时，对Cache与主存单元同时修改的方法称作 A ，若每次只暂时写入Cache，直到替换时才写入主存的方法称作 B 。
5．I/O与主机交换信息的方式中， 程序查询方式 和 中断方式 都需通过程序实现数据传送，其中 C 体现CPU与设备是串行工作的。
6．在小数定点机中，采用1位符号位，若寄存器内容为10000000，当它分别表示为原码、补码和反码时，其对应的真值分别为 A 、 B 和 C （均用十进制表示）。
三、名词解释（共10分，每题2分）
1．时钟周期 2．向量地址 3．系统总线 4．机器指令 5．超流水线
四、计算题（5分）
设机器数字长为8位（含一位符号位在内），若A = +15，B = +24，求 [A-B]补并还原成真值。
五、简答题（共15分）
1．指出零的表示是唯一形式的机器数，并写出其二进制代码（机器数字长自定）。（2分）
2．除了采用高速芯片外，分别指出存储器、运算器、控制器和I/O系统各自可采用什么方法提高机器速度，各举一例简要说明。（4分）
3．总线通信控制有几种方式，简要说明各自的特点。（4分）
4．以I/O设备的中断处理过程为例，说明一次程序中断的全过程。（5分）
六、问答题（共20分）
1．已知带返转指令的含义如下图所示，写出机器在完成带返转指令时，取指阶段和执行阶段所需的全部微操作命令及节拍安排。如果采用微程序控制，需增加哪些微操作命令？（8分）
3．（6分）设某机有四个中断源A、B、C、D，其硬件排队优先次序为A > B > C > D，现要求将中断处理次序改为D > A > C > B。
（1）写出每个中断源对应的屏蔽字。
（2）按下图时间轴给出的四个中断源的请求时刻，画出CPU执行程序的轨迹。设每个中断源的中断服务程序时间均为20ms。
B
D
A
C
40
50
60
70
80
90
30
20
5
15
10
t (ms)
程序
2．（6分）一条双字长的取数指令（LDA）存于存储器的100和101单元，其中第一个字为操作码和寻址特征M，第二个字为形式地址。假设PC当前值为100，变址寄存器XR的内容为100，基址寄存器的内容为200，存储器各单元的内容如下图所示。写出在下列寻址方式中，取数指令执行结束后，累加器AC的内容。
LDA
M
300
┇
800
┇
700
400
500
┇
200
┇
600
800
500
402
401
400
300
寻址方式 AC内容
（1） 直接寻址
（2） 立即寻址
（3） 间接寻址
（4） 相对寻址
（5） 变址寻址
（6） 基址寻址
102
101
100
七、设计题（10分）
设CPU共有16根地址线，8根数据线，并用（低电平有效）作访存控制信号，作读写命令信号（高电平为读，低电平为写）。现有下列存储芯片：
ROM（2K8位，4K4位，8K8位），
RAM（1K4位，2K8位，4K8位）
及74138译码器和其他门电路（门电路自定）。
试从上述规格中选用合适芯片，画出CPU和存储芯片的连接图。要求：
（1）最小4K地址为系统程序区，4096~16383地址范围为用户程序区；
（2）指出选用的存储芯片类型及数量；
（3）详细画出片选逻辑。
计算机组成原理试题四
一、选择题（共20分，每题1分）
1．直接、间接、立即三种寻址方式指令的执行速度，由快至慢的排序是___C___。
A．直接、立即、间接； B．直接、间接、立即；
C．立即、直接、间接； D．立即、间接、直接。
2．存放欲执行指令的寄存器是___D___。
A．MAR； B．PC； C．MDR； D．IR。
3．在独立请求方式下，若有N个设备，则____B__。
A．有一个总线请求信号和一个总线响应信号；B．有N个总线请求信号和N个总线响应信号；
C．有一个总线请求信号和N个总线响应信号；D．有N个总线请求信号和一个总线响应信号。
4．下述说法中__C____是正确的。
A．半导体RAM信息可读可写，且断电后仍能保持记忆；
B．半导体RAM是易失性RAM，而静态RAM中的存储信息是不易失的；
C．半导体RAM是易失性RAM，而静态RAM只有在电源不掉时，所存信息是不易失的。
5．DMA访问主存时，向CPU发出请求，获得总线使用权时再进行访存，这种情况称作_B___。
A．停止CPU访问主存；B．周期挪用；C．DMA与CPU交替访问；D．DMA。
6．计算机中表示地址时，采用__D___ 。
A．原码；B．补码；C．反码；D．无符号数。
7．采用变址寻址可扩大寻址范围，且__C____。
A．变址寄存器内容由用户确定，在程序执行过程中不可变；
B．变址寄存器内容由操作系统确定，在程序执行过程中可变；
C．变址寄存器内容由用户确定，在程序执行过程中可变；
D．变址寄存器内容由操作系统确定，在程序执行过程不中可变；
8．由编译程序将多条指令组合成一条指令，这种技术称做__C____。
A．超标量技术；B．超流水线技术；C．超长指令字技术；D．超字长。
9．计算机执行乘法指令时，由于其操作较复杂，需要更多的时间，通常采用__C____控制方式。
A．延长机器周期内节拍数的；B．异步；C．中央与局部控制相结合的；D．同步；
10．微程序放在_B___中。
A．存储器控制器；B．控制存储器；C．主存储器；D．Cache。
11．在CPU的寄存器中，B_____对用户是完全透明的。
A．程序计数器； B．指令寄存器； C．状态寄存器；D．通用寄存器。
12．运算器由许多部件组成，其核心部分是__B____。
A．数据总线； B．算术逻辑运算单元； C．累加寄存器； D．多路开关。
13．DMA接口__B___。
A．可以用于主存与主存之间的数据交换；B．内有中断机制；
C．内有中断机制，可以处理异常情况；D．内无中断机制
14．CPU响应中断的时间是___C___。
A．中断源提出请求；B．取指周期结束；C．执行周期结束；D．间址周期结束。
15．直接寻址的无条件转移指令功能是将指令中的地址码送入_A_____。
A．PC；B．地址寄存器；C．累加器；D．ALU。
16．三种集中式总线控制中，___A__方式对电路故障最敏感。
A．链式查询；B．计数器定时查询；C．独立请求；D．以上都不对。
17．一个16K32位的存储器，其地址线和数据线的总和是__B____。
A．48；B．46；C．36；D．32．
18．以下叙述中错误的是___B___。
A．指令周期的第一个操作是取指令；B．为了进行取指令操作，控制器需要得到相应的指令；
C．取指令操作是控制器自动进行的；D．指令第一字节含操作码。
19．主存和CPU之间增加高速缓冲存储器的目的是___A___。
A．解决CPU和主存之间的速度匹配问题；B．扩大主存容量；
C．既扩大主存容量，又提高了存取速度；D．扩大辅存容量。
20．以下叙述__A___是错误的。
A．一个更高级的中断请求一定可以中断另一个中断处理程序的执行；
B．DMA和CPU必须分时使用总线；
C．DMA的数据传送不需CPU控制； D．DMA中有中断机制。
二、填空（共20分，每空1分）
1．设24位长的浮点数，其中阶符1位，阶码5位，数符1位，尾数17位，阶码和尾数均用补码表示，且尾数采用规格化形式，则它能表示最大正数真值是 A ，非零最小正数真值是 B ，绝对值最大的负数真值是 C ，绝对值最小的负数真值是 D （均用十进制表示）。
2．变址寻址和基址寻址的区别是：在基址寻址中，基址寄存器提供 A ， 指令提供 B ； 而在变址寻址中，变址寄存器提供 C ，指令提供 D 。
3．影响流水线性能的因素主要反映在 A 和 B 两个方面。
4．运算器的技术指标一般用 A 和 B 表示。
5． 缓存是设在 A 和 B 之间的一种存储器，其速度 C 匹配，其容量与 D 有关。
6．CPU响应中断时要保护现场，包括对 A 和 B 的保护，前者通过
C 实现，后者可通过 D 实现。
三、名词解释(共10分，每题2分)
1．微程序控制 2．存储器带宽 3．RISC 4．中断隐指令及功能 5．机器字长
四、计算题（5分）
已知：两浮点数x = 0.1101210，y = 0.1011201 求：x + y
五、简答题（共20分）
1．完整的总线传输周期包括哪几个阶段？简要叙述每个阶段的工作。（4分）
2．除了采用高速芯片外，从计算机的各个子系统的角度分析，指出6种以上（含6种）提高整机速度的措施。（6分）
3．某机有五个中断源，按中断响应的优先顺序由高到低为L0,L1,L2,L3,L4，现要求优先顺序改为L3,L2,L4,L0,L1，写出各中断源的屏蔽字。（5分）
中断源
屏蔽字
0 1 2 3 4
L0
L1
L2
L3
L4
4．某机主存容量为4M16位，且存储字长等于指令字长，若该机的指令系统具备120种操作。操作码位数固定，且具有直接、间接、立即、相对四种寻址方式。（5分）
（1）画出一地址指令格式并指出各字段的作用；
（2）该指令直接寻址的最大范围（十进制表示）；
（3）一次间址的寻址范围（十进制表示）；
（4）相对寻址的位移量（十进制表示）。
六、问答题（共15分）
1．假设CPU在中断周期用堆栈保存程序断点，而且进栈时指针减1，出栈时指针加1。分别写出组合逻辑控制和微程序控制在完成中断返回指令时，取指阶段和执行阶段所需的全部微操作命令及节拍安排。（8分）
2．画出DMA方式接口电路的基本组成框图，并说明其工作过程（以输入设备为例）。（7分）
七、设计题（10分）
设CPU有16根地址线，8根数据线，并用作访存控制信号（低电平有效），用作读/写控制信号（高电平为读，低电平为写）。现有下列存储芯片：1K4位RAM；4K8位RAM；8K8位RAM；2K8位ROM；4K8位ROM；8K8位ROM及74LS138译码器和各种门电路，如图所示。画出CPU与存储器的连接图，要求
（1）主存地址空间分配：
6000H～67FFH为系统程序区；
6800H～6BFFH
展开阅读全文
相关搜索