《上海大学电子技术课程设计数电.docx》由会员分享，可在线阅读，更多相关《上海大学电子技术课程设计数电.docx（10页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、上海大学电子技术课程设计数电 电子技术课程设计报告多功能数字钟电路设计 上海大学机自学院自动化系 电气工程及其自动化 姓名:* 学号:* 指导老师:徐昱琳 201*年*月*日 目录 一，设计课题 (1) 二，用途 (1) 三，设计任务和要求 (1) 3.1设计任务指标 (1) 3.2设计要求 (1) 四，电路构成分析 (1) 4.1秒脉冲产生电路 (2) 4.1.1晶体振荡电路 (3) 4.1.2分频电路 (3) 4.2计数器电路 (4) 4.2.1六十进制计数电路 (4) 4.2.2二十四进制计数电路 (5) 4.3译码显示电路 (6) 4.3.1CD4511译码器 (6) 4.3.2小时译
2、码显示电路 (6) 4.4校时、校分电路 (7) 4.5整点报时电路 (8) 4.6闹钟电路 (8) 五，总电路 (9) 六，电路仿真 (10) 6.1初始状态 (10) 6.2校时、校分功能 (11) 6.3满六十进位 (11) 七，总结 (12) 一，设计课题 多功能数字钟电路设计 二，用途 数字钟是一种用数字电路技术实现时、分、秒计时的钟表。与机械钟相比具有更高的准确性和直观性，具有更长的使用寿命，已得到广泛的使用。数字钟实际上是一个对标准频率（1HZ）进行计数的计数电路。由于计数的起始时间不可能与标准时间（如北京时间）一致，故需要在电路上加一个校时电路，同时标准的1HZ时间信号必须做到
3、准确稳定，通常使用石英晶体振荡器电路构成数字钟。三，设计任务和要求 3.1设计任务指标 1，时间以24小时为一个周期； 2，数值显示时、分、秒； 3，有校时功能，可以分别对时及分进行单独校时,使其校正到标准时间； 4，具有整点报时功能，当时间到达整点前5秒进行蜂鸣报时； 5，具有闹钟功能，当时间到达预设的时间进行蜂鸣闹铃； 6，为了保证计时的稳定及准确须由石英晶体振荡器提供时间基准信号。 3.2设计要求 利用中规模数字集成器件设计、实现所需电路，并在Multisim，Pspice或其它EDA软件上对功能电路进行仿真、调试和完善。（本次设计采用Multisim软件） 四，电路构成分析 数字式计时
4、器应由秒发生装置、计秒，计分，计时部分、时间显示部分、时 间校正和闹钟报时等几部分组成。所涉及的电子器件主要有振荡器、加法计数器、译码器、显示器、寄存器、比较器等。其中，振荡器组成标准秒信号发生器；由不同进制的计数器、译码器和显示器组成计时，显示系统；寄存器和比较器构成定点报时系统。 其结构原理图如下： 4.1秒脉冲产生电路 秒脉冲产生电路的功能是产生标准脉冲信号，提供整点报时所需要的频率信号。主要由振荡器和分频器组成。振荡器是计数器的核心，振荡器的稳定度和频率的精准度决定了计时器的准确度，本次设计采用石英晶体振荡电路。石英晶体振荡器具有频率准确、振荡稳定、温度系数小的特点。通常用晶体振荡器发
5、出的脉冲经过整形、分频获得1Hz 的脉冲输出，电路如下图： 图 2 图1数字钟基本原理框图 4.1.1晶体振荡电路 电路通过CMOS非门构成的输出为方波的数字式晶体振荡电路，该电路中CMOS非门U1与晶体、电容和电阻构成的晶体振荡器电路，U2实现整形功能，将输出的近似于正弦波的波形转换为较为理想的方波。输出反馈电阻R1为非门提供偏置，使电路工作于放大区。电容C1,C2与晶体构成一个谐振型网络，完成对振荡频率的控制功能，同时提供180相移，从而和非门构成一个正反馈网络，实现振荡器功能。 图3 4.1.2分频电路 一般采用多级2进制计数器来实现分频，本设计将32768Hz的振荡信号分频为1Hz的分
6、频倍数为32768（215），即需15级二进制计数器，常用的二进制计数器有74HC74等等。本设计中采用CD4060输入端串接非门来构成分频电路。 图4 图5 4.2计数器电路 由秒计数器、分计数器和时计数器串接而成。秒脉冲信号将经过6级计数器，分别得到秒个位、秒十位、分个位、分十位、时个位、时十位的计时。为此需要6片中规模计数器。秒、分计数器都是六十进制（10*6），时计数器为二十四进制，用74160来实现。（反馈清零法） 4.2.1六十进制计数电路 秒计数器和分计数器各由一个十进制计数器（个位）和一个六进制计数器（十位）串组成，形成两个六十进制计数器，其中个位计数器接成十进制形式。十位计数
7、器悬着QB和QC端做反馈端，经与非门输出至控制清零端CLR,接成六进制计数形式（计数至0110时清零）。个位与十位计数器之间采用同步级联复位方式，将个位计数器的进位输出端ROC接至十位计数器的时钟信号输入端CLK，完成个位对十位计数器的进位控制。将十位计数器的反馈清零信号经非门输出， 作为六十进制的进位输出脉冲信号，即当计数器至60时，反馈清零的低电平信号输入CLR端，同时经非门变为高电平，在同步级联方式下，控制高位计数器的计数。 创建如图3所示的电路，IO1IO4是个位数码管的显示输出端，IO5-Io8是十位数码管的显示输出端，IO9接电源，给两个芯片的使能端提供高电平，IO10在此电路作为
8、秒计数电路时接秒信号产生电路，作为分计数电路时接秒计数电路提供过来的进位信号（即接至秒计数器的CLR端）。IO11作为低位计数器的进位输出，与高位计数器的时钟信号端相连。 图6 4.2.2二十四进制计数电路 创建如下图所示的电路，I O1I O4是个位数码管的显示输出端，I O5I O8时十位数码管的显示输出端，I O9接电源，给两个芯片的使能端提供高电平，I O10接分计数电路提供过来的进位信号（即接至分计数器的CLR端）。 分计数器需要的是一个二十四进制转换的递增计数电路。个位和十位数均连接成十进制计数形式，采用同步级联复位方式。将个位计数器的进位输出端RCO 接至十位计数器的时钟信号输入
9、端CLK，完成个位对十位计数器的进位控制。完成二十四进制，十位计数器的输出端Q B和个位计数器的输出端Q C通过与非门控制两片计数器的清零端CLR，当计数器的输出状态为00100100时立即反馈清零，从而实现二十四进制递增计数。 图7 4.3译码显示电路 4.3.1CD4511译码器 使数码管能显示十进制数，经译码器译出，然后经驱动器点亮对应段。 图8 4.3.2小时译码显示电路 把4511译码器的数据与74160计数器的输出端相连，分和秒显示译码器也是如此。 图9 4.4校时、校分电路 校对时间一般在选定的准确时间到来之前进行的，可分为四个步骤：首先把时计数器置到所需的数字；然后再将分计数器
10、置到所需的数字；与此同时或之后应将秒计数器清零，时钟暂停计数，处于等待启动阶段；当选定的标准时刻到达的瞬间，按启动按钮，电路则从所预置时间开始计数。由此可知，校时、校分电路应具有预置小时、预置分、等待启动、计时四个阶段。在设计电路时既要方便可靠地实现校时校分的功能，又不能影响时钟的正常计时，通常采用逻辑门切换。当Q=1时，输入的预置信号可以传到时计数器的CLK端，进行校时工作，二分进位信号被封锁。例如，校时电路原理示意图如图所示。当Q=0时，分进位信号可以传到时计数器的CLK端，进行计时工作，而输入的预置信号分进位信号被封锁。校分电路也仿照此进行。 图10 当然上诉方法比较精确,也比较复杂,在
11、精确要求不高时,也可以采用另一种方法.只需使用两个双向选择开关将秒脉冲直接引入时计数器和分计数器即可实现功能。此时,低位计数器的进位信号输出端需要通过双向选择开关的其中一选择接至高位计数器的时钟信号端,开关的另一选择端接至秒脉冲信号。当日常显示时间时,开关拨向低位计数器的进位信号输出端;调时调分时拨向秒脉冲信号,这样可使计数器自动跳至所需校对的时间。 4.5整点报时电路 图11 4.6闹钟电路 在指定的时间发出信号，或驱动音响电路“闹时”；或对某装置的电源进行接通或断开“控制”。不管是闹时还是控制，都要求时间准确，即信号的开始时刻与持续时间必须满足规定的要求。 例如：要求上午6:30发出闹时信号，6:30对应的时个位状态为：0110，分十位对应的状态为：0011。将上述计数器输出为1的所有输出端经过与门电路去控制蜂鸣器，可以使蜂鸣器电路正好在6:30响持续1分钟后停响，也可以通过开关自己关闭声响。 图12定时 图13比较 五，总电路