《2022年数字钟方案设计书报告multisim附图.docx》由会员分享，可在线阅读，更多相关《2022年数字钟方案设计书报告multisim附图.docx（29页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、精选学习资料 - - - - - - - - - 一、 设计目的1、明白并把握电子电路的一般设计方法,具备初步的独立设计才能；2、通过查阅手册和文献资料,进一步熟识常用电子器件的类型和特性,并掌 握合理选用的原就；进一步把握电子仪器的正确使用方法；3、学会使用EDA软件 Multisim对电子电路进行仿真设计,并利用该软件对所设计的电子电路进行仿真测试；4、通过对自己所设计的电子电路进行实际组装、测试,初步把握一般电子电路 的安装、布线、调试等基本技能,5、提高综合运用所学的理论学问独立分析和解决问题的才能,学会撰写课程 设计总结报告；培育庄重仔细的工作作风和严谨的科学态度；二、 设计内容、要
2、求及设计方案1、 任务 利用 multisim 仿真软件和电子元器件设计并制作一个数字钟；2、基本要求 1）精确计时,以数字形式显示时、分和秒的时间；60 2）如真实时钟,小时的计时要求为“12 翻 1” ,分和秒的时间要求为进制； 3）自由校正时间；3、扩展功能 1）定时闹钟功能； 2）仿广播电台正点报时；4、总体方案数字钟电路的组成方框图如下图1 所示,其主体电路的工作原理如下：由 555 定时器产生 1kHz 的脉冲信号,经由 74LS90构成的三级分频器后,输出 1Hz 的单位脉冲,为由74LS90和 74LS92构成的 60 进制秒计数器供应时钟,秒计数器十位再向 74LS90和 7
3、4LS92构成的 60 进制分钟计数器供应时钟脉冲,其高位再向由74LS191和 74LS74 构成的 12 进制小时计数器供应时钟脉冲；秒、分和时计数器的输出分别接到各自的译码器的输入名师归纳总结 - - - - - - -第 1 页,共 17 页精选学习资料 - - - - - - - - - 端,驱动数码管显示；图 1 多功能数字钟系统框图5、可选元器件 与非门： 74LS00 4 片；计数器： 74LS90 5 片、 74LS92 2 片、 74LS191 2 片；译码器： 74LS47 6 片；数码管 4 只；555 定时器： NE555 2片；发光二极管 4 只；触发器： 74LS
4、74 2 片；规律门： 74LS03 OC2 片、 74LS04 2 片、74LS20 2 片；三、 自己所负责的单元电路设计在最初的小组分工中,本人主要负责整个电子电路第一步的振荡器与分频 器的设计工作；（一）单元实现的功能振荡器的功能为供应一个频率为1000Hz的稳固脉冲1Hz 的单位脉冲,分频器的功能为将振荡器输出的1000Hz 的脉冲转变为以便下一步的秒计时器进行计时工作；（二）电路形式、元器件的挑选名师归纳总结 - - - - - - -第 2 页,共 17 页精选学习资料 - - - - - - - - - 数字钟是常用的电子电路,在查阅了相关的书籍资料后,本人明白到,实际的精确电
5、路中,振荡器主要由石英晶体与电容元件构成,这是利用了石英晶体的自然振荡的稳固性,可以让时钟运行的更为精确；考虑到试验室供应的电子元件条件限制,在设计试验时,本人选用555 定时器与电阻构成多谐振荡器,供应与石英振荡器相像的 1kHz 脉冲,电路如下图所示；接通电路后,电容 C 被充电,当 cv 上升到 2 V 时,使输3出为低电平,同时 NE555 芯片中的放电三极管导通,此时电容C 通过 1R 和三极管放电,2cv下降；当cv 下降到 1 3V cc时,输出信号翻转为高电平；电容所需的放电时间为tpLR C 1ln 20.7R C 1当放电终止时,三极管截止,V 将通过R 、R 、R 向电容
6、器C 充电,cv 由 1 3V 上升到2 3V 所需的时间为：tpHR 1R 2R C 1ln 20.7R 1R 2R C 1当cv 上升到 2 3V 时,电路又翻转为低电平,如此周而复始,从而在电路的输 出 端 就 可 得 到 一 个 周 期 性 的 矩 形 板 , 其 振 荡 频 率 为ftpL1tpHR 11.43R 3C 1；如电路中所示,R 为一可调电阻,故在实际 12R 2电路或仿真中,可通过调剂该电阻以达到输出1kHz 频率脉冲的目的；分频器一般都是由计数芯片组合而成,在本电子电路中,由于需要将1000Hz 频率的脉冲转变为1Hz,进行1000 倍的分频,故本人挑选用三块74LS
7、90 芯片组合进行三次 示：10 倍次的分频,从而达到目的；详细电路如下所名师归纳总结 - - - - - - -第 3 页,共 17 页精选学习资料 - - - - - - - - - 74LS90 电路为一“ 二进制 - 十进制计数器” ,如上图中,由 INA 中输入的信号在 QA中输出结果,进行二进制计数；由 INB 中输入的信号,在 QB、QC、QD中进行五进制计数；本电路将 QA输出的信号接入 INB 中,随着脉冲信号在INA 输 入 端 输 入 , 输 出 的 QD、 QC、 QB、 QA 分 别 显 示 为,如此循环往复；如只看其 QD一输出端的输出情形就为：如此往复；可见,在输
8、入端 INA 输入 10 个脉冲后, QD输出端上只输出了一个脉冲,实现了 10 倍的分频；本电路中三块 74LS90 芯片组合将上一块芯片输出的 QD信号接入下一芯片的 INA 输入端,经过三次 10 倍分频之后,由振荡器输出的1kHz 的脉冲信号即可转变为 1Hz 的单位脉冲；（三） Multisim 的仿真测试对上述的单元电路进行仿真测试,将示波器接在振荡器输出端,经调剂1R 可得如下波形：由波形可以看出,通过调剂 1、2 两个标杆移动可以测出此时的脉冲周期名师归纳总结 - - - - - - -第 4 页,共 17 页精选学习资料 - - - - - - - - - 约为 1.004m
9、s,由于在仿真软件中滑动变阻器的调剂只能以最小为 1%大小进行,故很难调剂到整好1ms,在实际的电路中就可以无限接近这一标准；脉冲的占空比就由R 、1R 、R 三个电阻的大小比例打算；单独测试分频器的功能,输入1kHz 的脉冲观看其第一、其次级分频后的 波形进行比较,可见第 一级分频后每 10 个周 期其次级分频输出一个 脉冲,同时其次级脉冲 的周期已达到 100ms,即在其次级分频后,脉 冲 的 频 率 已 经 降 低 了 100 倍,由于 multisim 仿真软件的运算周期很 短,所以想看到数秒之后的最终输出的 1Hz 频率的脉冲很难,但我们从前两级分频输出的信号来看,实现该功能是完全可
10、以的；如将振荡器和分频器和在一起进行仿真就进一步加大了软件的运算量,传 递函数进一步减小,想看到最终输出的脉冲将更为困难；如要加快传递函数,就需调大交互式仿真设置中的最大时间步长,但这样一来,由于仿真运算时间 间隔的增大,仿真试验的失真现象会愈发严峻,难以达到仿真的目的；（四）单元电路的测试 结果、工作过程 的分析 在拿到面包板等 元器件之后,进行实际 试验,组装的实体振荡 器与分屏器电路如上所示：由于试验室中没名师归纳总结 - - - - - - -第 5 页,共 17 页精选学习资料 - - - - - - - - - 有找到设计中大小的电阻,所以 响到最终输出的脉冲；R 用一个可变电阻来
11、代替,这一转变并不会影在实际的测试中,利用示波器测量输出的信号,由示波器输出波形可看出,输出确是一频率为1Hz 的方波脉冲,观看每一级分频后的脉冲可发觉,由振荡器以及第一级分频后的信号都比较强,从示波器很好观看,然而从其次级 分频后输出的信号较弱,最终输出的信号必需由手动调剂示波器才可看到,如 利用其自动功能就只看到一乱波；后经过分析并查阅资料可知,在分频电路中信号脉冲逐步减弱,是分频电 路的一个特点,在实际精确测试中仍可发觉,不仅脉冲信号会变弱,同时输入的脉冲信号仍会受到肯定的影响而失真；其实NE555 芯片接成多谐振荡器时受后续电路的影响较大,所以在实际的数字钟应用电路中均采纳非常稳固的石
12、英晶体振荡器；同时,通过调剂555 多谐振荡器的电容以及电阻大小,可以使其直接输出一频率为 1Hz 的方波脉冲,本电子电路设计中仍旧使用分频电路是为 了尽量的仿照真实电路的情形,由于石英振荡器输出的脉冲均为 kHz 级别的,此信号必需分过分频才可使用；四、 遇到的问题和解决方法在实际的电路板的组装及随后的电路测试中遇到许多实际的问题,而理论上的 管脚接线错误很少显现；为了尽量防止这些错误,在接线时应尽量将线头剪 长,将面包板插究竟以防止显现接触不良的状况；另外在布线时应尽量合理安 排全部芯片在面包板上的排列,布线尽量做到整齐、不交叉,以便利自己对电 路的检查,同时也是为了看起来美观；在实际的整
13、体电路的测试中,可以不让分频器的输出脉冲正好为 1Hz,只需证明其输出脉冲可以稳固在1s 的周期即可；为便利测试可通过振荡器上的可变电阻将脉冲调快,以便利整个电路的进位等功能的测试；如如试验室中没有74LS90 芯片,本分频电路也可利用其他计数芯片实现,名师归纳总结 如利用熟识的74LS161芯片,只需将其QB与 QD输出信号接入一双输入与非门第 6 页,共 17 页电路（ 74LS00）,再将与非门电路输出的信号接入161 的清零端,这样在161芯片输出为 10 即 1010 时,与非门输出为0,161 立刻清零重新由0000 开头计- - - - - - -精选学习资料 - - - - -
14、 - - - - 数,从而使 161 芯片实现了十进制计数,其输出信号也同样由 QD引出即可,原理与上述的 74LS90芯片相同；在初步分工完成最初的数字钟电子电路并拼接各部分电路之后,由指导老师于艾清验收,并对我们提出了改进看法,为此我们小组又一同对一些功能进行了改进；1、清零电路的设计由于计数电路在开头计数时往往不是从0 开头,故需要一清零电路使数字钟从 0 时间开头运行；为了以最少的开关实现清零,最终改进后的清零电 路如下所示（图中深色连线部分）图中 J15 开关闭合时 74LS161的清零端为低电平,输出端清零；由于由 与非门输出的反馈清零信号长期状态为 1,当满意清零条件其为 0 时
15、输出端 立刻清零,此时便已经不再满意清零条件,与非门输出又变回为 1,故与非门电路输出的信号为0 的时间极短,所以我们可以近似的认为,它输出的信号始终为 1；当我们清零时,开关闭合线路接地,如没有图中的 R 电阻,那么 161 清零端的电位状况将很难判定,所以在这里加以电阻 R ,使得高电平加在电阻上,而清零端就为低电平,实现了清零功能；同理,R 12也是为了这样的目的而设计的；在正常的运行工作中,为了防止 74LS161芯片清零信号的相互干扰,我们在电路上增加了电阻 压功能,防止其他信号的干扰；2、校时电路的设计改进R ,同样是利用其的分校时电路为本数字钟电路的重要组成部分,在最初的电路中,
16、我们设计 的是依靠手动脉冲依次拨数校时的模式,这也是目前大多是电子手表所采 用的校时方法,同时也较为简洁；在电路改进的过程中,我们将其改进为名师归纳总结 - - - - - - -第 7 页,共 17 页精选学习资料 - - - - - - - - - 一次脉冲直接显示预置数“ 一步到位” 的便利操作的电路连接,这一改进 可以说具有肯定的现实意义；改进后的电路如右图所示；该电路利用四合一开关 J10 预置预置 数,正常工作状态下,脉冲信号（上一 级 74LS161 芯片的清零信号供应）由线72 引入双输入与非门 U10A的一个管脚,开关 J5 断开,该与非门的另一输入信号 为 1（同时保证了
17、LOAD端输入为 1）,所以此时最终输入 161 芯片的脉冲便与 线 72 上的信号始终保持反向；J10 设置 当需要进行置数时,第一用 好期望预置的数字,闭合电键 J5,由于R 的分压作用,输入与非门 U10A一管脚的信号变为 0,此时无论线 72 上的输入 信号为何,该与非门的输出始终为 1,此 举屏蔽了正常的脉冲信号,同时也让 161 芯片的 LOAD端输入变为 0,芯片处于准 备被预置的状态；预置所需的脉冲由 J9供应,该电键在按动时快速与另一侧接 触,随后弹回,由于另一次接地,所以在按动开关时,161 的输入脉冲信号由 1 变为 0 又快速变回 条件,预置胜利；1,这样便为预置预置数
18、供应了最终一个脉冲的在前面已经分析过, 161 芯片的清零信号绝大部分状态为 1,而后一级161 计数芯片的脉冲信号由前一级清零信号供应,就在正常状态下,由于与非门 U10A的作用, 161 芯片 CLK端输入信号在绝大多数情形下为 0,而在预备预置时, J5 闭合, CLK端输入信号为 1；预置完成后,断开 J5,由于与非门 U10A有肯定的延时作用,芯片 LOAD端输入先由 0 变为 1,而这个时候 CLK 端的输入信号仍旧为预置时的常态1,立刻很短的时间后该输名师归纳总结 入信号变为0,这就相当于给正常工作中的161 芯片输入了一个下降沿第 8 页,共 17 页- - - - - - -
19、精选学习资料 - - - - - - - - - （161 芯片为下降沿触发）,芯片的输入信号立刻会往后跳一位；这会导致整个预置系统的失败,为明白决这一问题,我们用到了 U18C这个与非门电路,事先将上一级传来的脉冲信号翻转一次,使线72 上的信号的常态为0,于是在正常工作时, CLK 端的输入信号的常态也为 1,与预备预置时一致,这样就防止了在断开开关J5 时芯片输出信号后跳的现象；需要说明的是,在最终的实体电路的连接调试中,由于这种反馈预置法 实现校时功能的电路非常纷杂,使得电路板故障连连,最终我们小组仍是 使用了起初的外加脉冲逐个跳数的方法来实现该功能；这一点是整个试验 中的一个小小的遗
20、憾；3、拓展电路的设计 拓展电路主要分为两大方面,一是整点报时电路,二是闹钟定时电路；对于整点报时电路的设计,我们在理论设计上使用了最简洁的方法,如 图：以开关 J16 掌握是否 启动整点报时功能,直接 由翻转后的分钟计数十位 的清零信号驱动灯闪耀,当 分 钟 显 示 的 十 位 清 零 时,必定为一整点时刻,其翻转后的清零信号会出 现一正脉冲,可用其驱动 LED灯亮；在电路仿真时,该功能便难以实现,由于清零信号的脉冲是很短暂的,只有百分之乃至千分之几秒,这样短的信号难以驱动 凭借肉眼我们也不行能观测的到；LED灯亮起,即使亮了,在后来的争论中,我们认为,如需进一步改进电路,该功能可以用反相器
21、将分秒的十六个输出信号反向,然后利用74LS20 四输入与非门电路判定其是否全为 0,将结果反相之后在进行一次与非,最终将输出结果再次反向接LED灯；这样一来该灯在理论上可亮1 秒钟左右,便可以观测得到；名师归纳总结 在闹钟定时器电路的设计上,我们主要依靠了4077B 这一芯片；该芯片第 9 页,共 17 页- - - - - - -精选学习资料 - - - - - - - - - 为异或非门,即为同或门电路；设计电路如下：利用四块四合一开关预置闹钟时间,随后用4077B 芯片将预置时间的8421 码与从 74LS161 芯片输出端引来的时间显示信号进行同或比较,将比 较结果接入 74LS20
22、 四输入与非门,只有当时间符合时,同或门全部出 1,此时与非门出 0,将四个与非门的输出信号反向后再一次与非,将输出信 号再做一次反向后结扬声器；只有当时间全部符合时最终输出为高电平,可驱动扬声器发声,该扬声器发声时间为 件时停止发声；1 分钟,当时间不在满意预设条在实际电路中,利用试验台上的 16 个高低电平开关代替四合一开关；同时由于扬声器需要另接三极管将信号放大,故该三极管用 LED 灯代替,体会证电路运行时可以实现预期功能；五、 所选用集成电路的规律符号图、引脚排列图、功能表NE555定时器名师归纳总结 - - - - - - -第 10 页,共 17 页精选学习资料 - - - -
23、- - - - - 74LS20 ：74LS00 74LS161 ：名师归纳总结 - - - - - - -第 11 页,共 17 页精选学习资料 - - - - - - - - - 74LS90 74LS04 由 4069UB 代替：名师归纳总结 - - - - - - -第 12 页,共 17 页精选学习资料 - - - - - - - - - 4077B: 六、 总体电路和 Multisim 的仿真测试总体电路见附图；预设闹钟为 11 点整,可见红色 LED灯亮七、 成品照片试验运行中的电子电路：名师归纳总结 - - - - - - -第 13 页,共 17 页精选学习资料 - - -
24、- - - - - - 基本功能电路面包板：名师归纳总结 - - - - - - -第 14 页,共 17 页精选学习资料 - - - - - - - - - 拓展功能电路面包板：八、 试验小结这学期我们学习了数字电子技术这门课程,本次数字电子技术试验我们组 争论的是数字钟；像这种电路设计的课程实践死相当重要的环节,光是看着原理和电路图是没用的,肯定要亲自使用Multism软件仿真和亲自连过线,才能真正体会到其中的原理以及实践中可能显现的问,从而去想方法解决,也能更 深化的去懂得电路的实质；通过这个设计,加强了自己对电路的调试才能,学 到了更多关于改错的技能,犯错时难免的,但更重要的是要懂得如
25、何去改正并 且做出改进；通过这次对数字钟电路的设计与制作,让我明白了谁及电路的程序,也让 我明白了数字钟的基本原理与谁及理念,仿真胜利之后把线在面包板上接好,但是最终的成品却不肯定与仿真时完全一样,比如利用清零信号脉冲进行整点 报时功能的问题,比如利用反馈预置一步到位的校时电路；由于,在实际接线 中有着各种各样的条件制约着,实际线路的连接不行能像软件中那样状态一 样；而且,在仿真中无法胜利的电路解法,在实际中由于芯片本身的特性而能名师归纳总结 - - - - - - -第 15 页,共 17 页精选学习资料 - - - - - - - - - 够胜利,比如单刀双掷开关连接的问题；所以,在设计时
26、应考虑两者的差异；通过这次学习,让我对各种电路,特殊是经典常用的电子电都有了大致的了 解,所以说,坐而言不如行而立,对于这些电路仍是应当自己动手实际操作才 会有深刻的懂得；九、 致谢这次数字电子技术试验得到了许多老师、同学的帮忙,其中我们的老师于 艾清对我的帮忙和支持尤为重要,每当我们遇到明白决不了的难题,我门最先 做的就是向于老师寻求帮忙,而于老师每次不管忙或闲,总会抽空来帮忙我们,然后一起商议解决的方法；另外,感谢校方赐予我们这样一次机会,能够独立地完成一个试验,并在这个过程当中,赐予我们各种便利,使我们在即将 放假的最终一段时间里,能够更多学习一些实践应用学问,增强了我们实践操 作和动手
27、应用才能,提高了独立摸索的才能；再一次对学校表示感谢；感谢在整个实践期间和我亲密合作的同学,和曾经在各个方面赐予过我帮 助的伙伴们,在这几天里,我们团结合作,把一个巨大的,从来没有上手的实 验,圆满地完成了；正是由于有了你们的帮忙,才让我不仅学到了本次数字钟 试验所涉及的新学问,更让我感觉到了学问以外的东西,那就是团结的力气；最终,感谢全部在这次毕业设计中赐予过我帮忙的人；对上述伴侣,再一次真诚地表示感谢！十、 参考文献电子技术基础数字部分,康华光主编,高等训练出版社,2005 年数字电子技术学习方法与解题指导,施政一 张建伟编著,同济高校出版 社, 2005 年multisim9电子技术基础
28、仿真试验,赵春华张家军主编,机械工业出版社, 2022 年版 21IC 中国电子网 名师归纳总结 - - - - - - -第 16 页,共 17 页精选学习资料 - - - - - - - - - 附页：VCC01D 1CNC 1B1A9392J17VCC5VU6A109J8285VVCCU55VVCC2kR4 11219VCC 10 76 135 14 4 15 3 16J6J7CLKCLR LOAD ENT ENPDC BA0 5674LS00D2kU4DCD_HEX19 74LS161DRCOQDQC QB QAKey = B Key = Space151112 1314U18A74L
29、S00DR5 17 22767574732kR3 12U6B2374LS00DVSS 4B 4A3B 3A2B 2A1B 1AVCC18 2J4VCCU195V4Y3Y2Y1Y VDD4077BP_5V91902kR2 342191075 66 57 48 3J2U3A24J3CLKCLR LOAD ENT ENPDCBA74LS00DGND 1YU1Key = B 74LS161D Key = SpaceRCOQD QC QBQAU24 VCC2Y 2A74LS20D2B NC1 2C 2D26151112 13140J182k R11U26897 96950V9481807877J1674
30、LS00DU6DVCC0U13A25295VVCCDCD_HEXVSS 4B4A 3B3A 2B1AU6CGND 1Y1D 1CNC 1B 1AU72A 1BKey = A J1474LS00D27 2Y 2A 2B NC1 2C 2D VCC74LS20DKey = Z 1084Y3Y2YU20119VCC201Y VDD4077BP_5V47030VCCX1U3DVSS74LS00D 2.5 VVCC5V43VCCJ135V2kR9 444521910 76 5 4 348 49 50 51VDDJ11J12CLKCLR LOAD ENT ENPDCBAVDD 5VKey = B 74LS
31、00DU117174LS161D Key = SpaceRCOQD QC QB QA1511 1213 14J19109858483825274LS00DU3C2kR10 552kR8 U13B465342DCD_HEXU12VSS 4B4A 3B2A 1B1A3A 2BU224Y3Y2Y1Y VDD74LS00D4077BP_5VVCC0101 VSS 10099VCC5V33VCCDCD_HEXU92kR7 U10A34J9352VCCJ10 15V9801910 76 5 4 338 39 40 4J5CLKCLR LOAD ENT ENPDCBA74LS00DGND 1Y 1D1CNC
32、 1B1AJ20U82Y 2A 2B74LS20DNC1 2C 2DVCCU25Key = B 74LS161D Key = SpaceRCOQD QCQB QA15111213 147289888786371071023631VSS 4B4A 3B3A 2B2A 1B1A129321064Y3Y2YU23 1Y VDDKey = A J12kR6 54U10B4077BP_5V74LS00DU18C074LS00DGND 3Y 3A 2Y 2A 1Y 1A4Y4A5Y5A6Y6AVCC U2674LS04D103 104 10579DCD_HEXU17VCCC1R1510k Key=AR14
33、 1kR16 VCC5V21910 76543100nF4.7k120CLKD CLR LOAD ENT ENPCBA50%U16112110111C211812174LS161DRCO QDQC QB QAVCC151112 13141131114330nF5267464CONTRITHRDISRST0VCC2kR13 67661GNDVCC 8GND 1Y1D1C NC 1B1AOUT5V652Y 2A74LS20D2BNC1 2C2DU27 VCC 11536362U210692kR12 LM555CM128U18B74LS00DJ2110 7632114DCD_HEXU15GND R9
34、2 R91R02 R01INB INAVCCU29122Key = S VCC5V74LS90DQD QC QB QA VCC1167021910765431189125U28CLKCLR LOAD ENT ENPDCBA1000 Hz BUZZER10 7632123 114U1474LS161DRCOQD QC QBQAGND R92 R91R02 R01INB INA1511 1213140XFG3124U3074LS90DQD QC QB QA VCC6158118912513010 7632125 1146059J152kR11 U3BGND R92 R91R02 R01INB INA127U31VCCKey = A 74LS00D74LS90DQD QC QB QA VCC01189125+A126_名师归纳总结 +B_+Ext TrigXSC1第 17 页,共 17 页_- - - - - - -