2022年整点报时电路整理 .pdf

《2022年整点报时电路整理 .pdf》由会员分享，可在线阅读，更多相关《2022年整点报时电路整理 .pdf（16页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。

1、整点报时电路课程设计1.设计目的设计一种多功能数字钟，该数字钟具有自动报整点时数的电路。2.设计功能要求：自动报整点时数；3.电路设计3.1 设计方案根据设计要求首先建立了一个多功能数字钟电路系统的组成框图， 框图如图 1所示。主体电路扩展电路图 1由图 1 可知，电路的工作原理是： 振荡器产生的高脉冲信号作为数字钟的振源，再经分频器输出标准秒脉冲。 秒计数器计满 60 后向分计数器个位进位， 分计数器计满 60 后向小时计数器个位进位并且小时计数器按照“12 翻 1”的规律计数。 计数器的输出经译码器送显示器。计时出现误差时电路进行校时、校分、校秒。扩展电路必须在主体电路正常运行的情况下才能

2、实现其功能。3.2 单元电路的设计电路主要由振荡电路、计数电路、显示电路、校时电路以及整点报时电路五大部分组成。下面将对各部分电路进行设计。3.2.1 振荡电路时显示器分显示器秒显示器时译码器分译码器秒译码器时计数器分计数器秒计数器校时电路振荡器分频器整点报时名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 1 页，共 16 页 - - - - - - - - - 振荡电路由振荡器和分频器产生 1Hz 时钟脉冲和扩展部分所需的频率，下面对振荡器和分频器两部分进行介绍。（1）振荡器数字电

3、路中的时钟是由振荡器产生的，振荡器是数字钟的核心。振荡器的稳定度及频率的精度决定了数字钟计时的准确程度，一般来说，振荡器的频率越高，计时精度越高。它利用某种反馈方式产生时钟信号。对数字电路来说，振荡器的输出的幅度范围为 0v5v 的方波信号而不是锯齿波、 三角波或其他形式。 典型的振荡器是弛豫振荡器，它通过一个 RC网络将反相器的输出反馈回来并存在一定的工作延迟时间。基本的电路如图2 所示。12A7 40412A7 404R 2R 1C图 2 在上述电路中， RI-C 网络由第一个反相器驱动，具有RC特性曲线的响应信号被反馈给反相器的输入。当电容上的电压达到施密特触发器输入反相器的门限电压的时

4、候，反相器的状态发生改变，并输出一个新的电压值。这个输出电压经过一定的延迟时间再次通过RIC反馈回来，直到电容电压再次达到门限电压为止。用施密特触发器输入器件（如74HC04 ） ，但是由于电容的参考电压在每个临界点都要发生变化，所以施密特触发器不是必需的。由于电容与输出相连，每次状态改变时，电容的充电电压会超过5V。从这一点来说，输出电压会改变电容的充电电压，直到电容两端的电压变为74HC04 的门限电压 （2.5V）为止。振荡器输出状态的改变发生在电容上的电压达到2.5V 时。弛豫振荡器对许多低成本而精度要求又不高的场所非常适合，但是并不推荐在任何有精度要求的实际应用电路采用它。如果想要获

5、得高的精度，就应该在振荡电路中使用石英晶体作振源。在数字钟的设计与制作中应采用石英晶体振荡器，因为石英晶体具有压电效应，是一个压电器件。当交流电压加在晶体两端，晶体先随电压变化产生对应的变化，然后机械振动又使晶体表面产生交变电荷。当晶体几何尺寸和结构一定时，它本生有一个固定的机械频率。当外加交流电压的频率等于晶体的固有频率时，晶体片的机械振动最大，晶体表面电荷量最多，外电路的交流电流最强，于是产生振荡，因此将石英晶名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 2 页，共 16 页

6、- - - - - - - - - 体按一定方位切割成片，两边傅以电极，焊上引线，再用金属或玻璃外壳封装即构成石英晶体。石英晶体的固有频率十分稳定。另外石英晶体的振动具有多谐性，除了基频振动外，还有奇次谐次泛音振动，对于石英晶体，既可利用基频振动，也可利用泛音振动。前者称为基频晶体，后者称为泛音晶体，晶片厚度与振动频率成反比，工作频率越高，要求晶片厚度越薄。将石英晶体作为高Q值谐振回路元件接入反馈电路中，就组成了晶体振荡器。在设计中所用的振荡器的电路图如图3 所示。该电路能产生 1MHz的方波脉冲振荡信号。12A740412A740412A74041K0.01uF5-25pF1MHZ图 3 （

7、2）分频器分频器的作用是将由石英晶体产生的高频信号分频成基时钟脉冲信号和扩展部分所需的频率。在此电路中，分频器的功能主要有两个：一是产生标准脉冲信号；二是功能扩展电路所需的信号， 如仿电台用的 1KHz的高频信号和 500Hz的低频信号等. 在此电路中作为分频器的元件是:CD4518 。CD4518 可以组成二分频电路和十分频电路。 用 CD4518 组成二分频的电路如图4；用 CD4518组成十分频的电路如图5；在本次设计中所用的分频器的电路图如图6。电路经过十分频后将晶振来的1MHz的振荡脉冲变为 1Hz的脉冲信号，该信号作为计数器的计数脉冲使用。输入输 出输入输入输 出清零图 4 图 5

8、 4Q1QCr CP EN 4QCr CP 名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 3 页，共 16 页 - - - - - - - - - CK1EN2CLR7Q03Q14Q25Q36A4518CK1EN2CLR7Q03Q14Q25Q36A4518CK1EN2CLR7Q03Q14Q25Q36A4518CK1EN2CLR7Q03Q14Q25Q36A4518CK1EN2CLR7Q03Q14Q25Q36A4518CK1EN2CLR7Q03Q14Q25Q36A4518100KHZ1

9、0KHZ1KHZ100HZ10HZ1HZ1MHZ图 6 上表:CD4518的功能表振荡器和分频器两部分构成振荡电路，它的电路图如图7 所示。根据图 7 可知电路的工作原理是： 石英晶体振荡器提供的频率为1MHz ，CD4518组成十分频电路。并且一个 CD4518可以组成两个十分频电路即：CD4518的引脚 2输入输出CK CR EN 上升沿L H 加计数L L 上升沿加计数下降沿L X 保持X L 上升沿上升沿L L H L 下降沿X L X 全为 L 名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - -

10、- - - - 第 4 页，共 16 页 - - - - - - - - - 与引脚 6 组成一个十分频电路而引脚10 与引脚 14 组成另一个十分频电路。晶振的输出接入第一块 CD4518的输入引脚 2，经过一次十分频， 频率变为 100KHz 。输出引脚 6 接入同一块 CD4518的引脚 10 经第二次分频，频率变为10KHz 。输出引脚接人第二块 CD4518的输入引脚 2 再经一次分频，频率变为1KHz 。这样经过六次分频最后可以得到 1Hz的频率。12A740412A740412A74041K0.01uF5-25pF1M HZCK1EN2CL R7Q03Q14Q25Q36A4518

11、CK1EN2CL R7Q03Q14Q25Q36A4518CK1EN2CL R7Q03Q14Q25Q36A4518CK1EN2CL R7Q03Q14Q25Q36A4518CK1EN2CL R7Q03Q14Q25Q36A4518CK1EN2CL R7Q03Q14Q25Q36A4518100KHZ10KHZ1KHZ100HZ10HZ1HZ图 7 3.2.2 计数电路计数器是一种计算输入脉冲的时序逻辑网络，被计数的输入信号就是时序网络的时钟脉冲，它不仅可以计数而且还可以用来完成其他特定的逻辑功能，如测量、定时控制、数字运算等等。数字钟的计数电路是用两个六十进制计数电路和“12翻 1”计数电路实现的。数

12、字钟的计数电路的设计可以用反馈清零法。当计数器正常计数时，反馈门不起作用，只有当进位脉冲到来时，反馈信号将计数电路清零，实现相应模的循环计数。以六十进制为例，当计数器从00，01，02，, ，59 计数时，反馈门不起作用，只有当第 60 个秒脉冲到来时，反馈信号随即将计数电路清零，实现模为60 的循环计数。下面将分别介绍 60 进制计数器和“ 12 翻 1”小时计数器。名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 5 页，共 16 页 - - - - - - - - - （一） 6

13、0 进制计数器电路如图 8 所示R0(1)6R0(2)7CKA14QA12CKB1QB11QC9QD874 LS 92 _2R0(1)2R0(2)3R9(1)6R9(2)7CKA14QA12CKB1QB9QC8QD1174 LS 90 _5GNDGND+5V+5V图 8 电路中，74LS92作为十位计数器， 在电路中采用六进制计数； 74LS90作为个位计数器在电路中采用十进制计数。当74LS90的 14 脚接振荡电路的输出脉冲1Hz时74LS90开始工作， 它计时到 10 时向十位计数器 74LS92进位。下面对电路中所用的主要元件及功能介绍。十进制计数器 74LS90 74LS90是二五十

14、进制计数器， 它有两个时钟输入端CKA 和 CKB 。其中，CKA和0Q组成一位二进制计数器；CKB和321Q Q Q组成五进制计数器；若将0Q与 CKB相连接，时钟脉冲从ACP输入，则构成了 8421BCD 码十进制计数器。 74LS90有两个清零端 R0 （1） 、R0 （2） ，两个置 9 端 R9（1）和 R9 （2） ，其 BCD码十进制计数时序如表 1，二五混合进制计数时序如表2，74LS90的管脚图如图 9。图 9 R0(1)2R0(2)3R9(1)6R9(2)7CKA14QA12CKB1QB9QC8QD1174LS90名师资料总结 - - -精品资料欢迎下载 - - - - -

15、 - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 6 页，共 16 页 - - - - - - - - - 表 1 BCD码十进制计数时序表 2 二五混合进制计数时序 异步计数器 74LS92 所谓异步计数器是指计数器内各触发器的时钟信号不是来自于同一外接输入时钟信号， 因而触发器不是同时翻转。 这种计数器的计数速度慢。 一异步计数器 74LS92是二六十二进制计数器，即CKA和0Q组成二进制计数器， CKB和321Q Q Q在74LS92中为六进制计数器。当CKB和0Q相连，时钟脉冲从CKA输入， 74LS92构成十六进制计数器。 74LS9

16、2的管脚图如图 10。图 10 （二） “12 翻 1”小时计数器电路（1） 电路如图 11 所 示CK DQCQBQAQ0 0 0 0 0 1 0 0 0 1 2 0 0 1 0 3 0 0 1 1 4 0 1 0 0 5 0 1 0 1 6 0 1 1 0 7 0 1 1 1 8 1 0 0 0 9 1 0 0 1 CK AQBQCQDQ0 0 0 0 0 1 0 0 0 1 2 0 0 1 0 3 0 0 1 1 4 0 1 0 0 5 1 0 0 0 6 1 0 0 1 7 1 0 1 0 8 1 0 1 1 9 1 1 0 0 R0(1)6R0(2)7CKA14QA12CKB1QB1

17、1QC9QD874LS92名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 7 页，共 16 页 - - - - - - - - - 图 11 “12 翻 1”小时 计数器是按照“ 01020304050607080910111201”规律计数的，计数器的计数状态转换表如表3 所示。表 3“12 翻 1”小时计时时序十位个位十位个位CK Q10 Q03 Q02 Q01 Q00 CK Q10 Q03 Q02 Q01 Q00 0 1 2 3 4 5 6 7 0 0 0 0 0 0 0 0

18、0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 8 9 10 11 12 13 0 0 0 1 1 1 0 1 0 0 0 1 0 0 1 1 0 1 0 0 0 0 0 0 0 0 1 0 0 1 0 0 0 0 1 （二）电路的工作原理由表可知： 个位计数器由 4 位二进制同步可逆计数器 74LS191 构成，十位计数器由双 D触发器 74LS74构成 ，将它们组成“12 翻 1”小时计数器。由表可知：计数器的状态要发生两次跳跃：一是：计数器计到9，即个位计数器的状态为03020100QQQQ =1001 后，

19、 在下一计数脉冲的作用下计数器进入暂态1010，CLK3D2SD4CD1Q5Q674LS74AP015P11P210P39Q03Q12Q26Q37RC13TC12CLK14CE4U/D5PL1174LS1456U9B74LS00123U9A74LS00111213U10D 74LS00GNDR13.3K+5V89U8D74LS04+5vCP名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 8 页，共 16 页 - - - - - - - - - 利用暂态的两个1 即0301QQ使个位异

20、步置 0，同时向十位计数器进位使10Q =1；二是计数到12 后，在第13 个计数脉冲作用下个位计数器的状态应为03020100QQQQ=0001， 十位计数器的10Q =0。 第二次跳跃的十位清 “0” 和个位置“1” 的输出端10Q、01Q、00Q来产生。对电路中所用的主要元件及功能介绍。D触发器 74LS74 在电路中用到了 D触发器 74LS74 ，74LS74的管脚图如图 12。图 12 下面将介绍一些有关触发器的内容：触发器，它是由门电路构成的逻辑电路， 它的输出具有两个稳定的物理状态 （高电平和低电平）， 所以它能记忆一位二进制代码。 触发器是存放在二进制信息的最基本的单元。按其

21、功能可为基本RS触发器触、 JK触发器、 D触发器和 T 触发器。这几种触发器都有集成电路产品。 其中应用最广泛的当数JK触发器和 D触发器。不过，深刻理解 RS触发器对全面掌握触发器的工作方式或动作特点是至关重要的。事实上，JK 触发器和 D触发器是 RS触发器的改进型， 其中 JK 触发器保留了两个数据输入端，而 D触发器只保留了一个数据输入端。D触发器有边沿 D触发器和高电平 D触发器。 74LS74为一个电平 D触发器。 计数器 74LS191 74LS191的管脚图如图 13 D2Q5Q6CLK341PRECLRA74LS74名师资料总结 - - -精品资料欢迎下载 - - - -

22、- - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 9 页，共 16 页 - - - - - - - - - 图 13 3.2.3 校时电路（一）电路如图 14 所示图 14（二）电路的工作原理校时电路的作用是：当数字钟接通电源或者出现误差时，校正时间。校时是数字钟应具有的基本功能。一般电子表都具有时、分、秒等校时功能。为了使电路简单，在此设计中只进行分和小时的校时。校时有“快校时”和“慢校时”两种，“快校时”是通过开关控制， 使计数器对 1Hz校时脉冲计数。“慢校时”是用手动产生单脉冲作校时脉冲。图中S1校分用的控制开关， S2 （总图）为校

23、时用的控制开关，它们的控制功能如表4 所示，校时脉冲采用分频器输出的1Hz脉冲，当 S1或 S2分别为“0”时可以进行“快校时” 。如果校时脉冲由单次脉冲产生器提供，则可以进行“慢校时”。表 4 校时开关的功能8910U10C74LS00123U11A74LS00111213U10D74LS00R33.3kC10.01uFS1GND1011U8E74LS041HZS2/M2 Q2+5VCTEN4D/U5CLK14LD11MAX/MIN12RCO13A15QA3B1QB2C10QC6D9QD774LS191名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - -

24、- - - - - - 名师精心整理 - - - - - - - 第 10 页，共 16 页 - - - - - - - - - S1 S2 功能1 1 计数1 0 校分0 0 校时表 4 （三）对电路中所用的主要元件及功能介绍在此电路中，用到的元器件有两块四2 输入与非门 74LS00 、一块六反相器 74 LS04、两个电容、两个电阻以及两个开关。（1）四-2 输入与非门 74LS00 集成逻辑门是数字电路中应用十分广泛最基本的一种器件，为了合理的使用和充分利用其性能， 必须对它的主要参数和逻辑功能进行测试。74LS00与非门的主要参数为：输出高电平：指与非门有一个以上输入端接地或接低电平

25、时的输出电平值。输出低电平：指与非门的所有输入端均接高电平时的输出电平值。开门电平：指与非门输出处于额定低电平时允许输入高电平的最小值。关门电平：指与非门输出处于高电平状态时允许输入低电平的最大值。电压传输特性：是指门的输出电压随输入电压而变化的曲线，由它可以得到门电路的输出高电平、输出低电平、关门电平和开门电平等。低电平的输出电源电流；是指输入所有端都悬空，输出端空载时，电源提供器件的电流。高电平输出电源电流：是指输出端空载，每个门各有一个以上的输入端接地，电源提供给器件的电流。低电平输入电流：是指被测输入端接地，其余输入端悬空时，由被测输入端流出的电流值。高电平输入电流：指被测输入端接高电

26、平，其余输入端接地，流入被测输入端的电流值。扇出系数：门电路能驱动同类门的个数， 它是衡量门电路负载能力的一个参数，TTL 与非门有两种不同性质的负载，即灌电流负载和拉电流负载，因此有两种扇出系数。即低电平扇出系数和高电平扇出系数。3.2.4 译码与显示电路（一）电路如图 15 所示名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 11 页，共 16 页 - - - - - - - - - 图 15 （二）电路的工作原理译码是编码的相反过程，译码器是将输入的二进制代码翻译成相应的输出信

27、号以表示编码时所赋予原意的电路。常用的集成译码器有二进制译码器、二十制译码器和 BCD 7 段译码器、显示模块用来显示计时模块输出的结果。（三）对电路中的主要元件及功能介绍（1）译码器 74LS48 译码器是一个多输入、多输出的组合逻辑电路。它的工作是把给定的代码进行“翻译” ，变成相应的状态， 使输出通道中相应的一路有信号输出。译码器在数字系统中有广泛的用途，不仅用于代码的转换、终端的数字显示，还用于数字分配，存储器寻址和组合控制信号等。译码器可以分为通用译码器和显示译码器两大类。在电路中用的译码器是共阴极译码器74LS48 ，用 74LS48把输入的 8421BCD 码 ABCD 译成七段

28、输出 a-g ，再由七段数码管显示相应的数。 74LS48 的管脚图如图 16。在管脚图中，管脚 LT、RBI、BI/RBO都是低电平是起作用，作用分别为：LT 为灯测检查，用LT可检查七段显示器个字段是否能正常被点燃。BI 是灭灯输入，可以使显示灯熄灭。RBI 是灭零输入，可以按照需要将显示的零予以熄灭。BI/RBO是共用输出端， RBO称为灭零输出端，可以配合灭零输出端RBI，在多位十进制数表示时，把多余零位熄灭掉，以提高视图的清晰度。也可用共阴译码器74LS248 ，CD4511 。BI/RBO 4RBI5LT3A7B1C2D6a13b12c11d10e9f15g1474LS48abfc

29、gdeDPYLEDgn1234567abcdefgDPY_7-SEG名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 12 页，共 16 页 - - - - - - - - - 图 16 （2）显示器 SM421050N 在此电路图中所用的显示器是共阴极形式，阴极必须接地。SM421050N的管脚功能图如图 17 图 17 主体电路部分是由上面的以上的各个单元电路组成的。3.2.5 自动报整点时数电路（一）电路的工作原理报整点时数电路的功能是：每当数字钟计时到整点时发出音响，并且几点响

30、几声。实现这一功能的电路主要有以下几个部分。减法计数器：完成几点响几声的功能。即从小时计数器的整点开始进行减法计数，直到零为止。编码器：将小时计数器的5 个输出端4Q、3Q、2Q、1Q、0Q按照“ 12 翻 1”的编码要求转换为减法计数器的4 个输入端3D、2D、1D、0D所需要的 BCD码。在电路图中编码器是由与非门实现的组合逻辑电路。其中编码器是由与非门实现的组合逻辑电路，其输出端的逻辑表达式由5 变量的卡若图可得。abfcgdeDPYLEDgn1234567abcdefgDPY_7-SEGBI/RBO4RBI5LT3A7B1C2D6a13b12c11d10e9f15g1474LS48名师

31、资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 13 页，共 16 页 - - - - - - - - - 00DQ14114DQ QQ Q2241DQQ Q334DQQ分进位脉冲小时计数器输出减法计数器输入CK 4Q3Q2Q1Q0Q3D2D1D0D1 0 0 0 0 1 0 0 0 1 2 0 0 0 1 0 0 0 1 0 3 0 0 0 1 1 0 0 1 1 4 0 0 1 0 0 0 1 0 0 5 0 0 1 0 1 0 1 0 1 6 0 0 1 1 0 0 1 1 0 7

32、 0 0 1 1 1 0 1 1 1 8 0 1 0 0 0 1 0 0 0 9 0 1 0 0 1 1 0 0 1 10 1 0 0 0 0 1 0 1 0 11 1 0 0 0 1 1 0 1 1 12 1 0 0 1 0 1 1 0 0 编码器的真值表DD D D逻辑控制电路控制减法计数器的清“ 0”与置数，控制音响电路的输入信号。减法计数器选用 74LS191 ，74LS191各控制端的作用如下。LD为置数端。当 LD=0时将小时计数器的输出经数据输入端0123D D DD的数据置入，RC为溢出负脉冲输出端 . 当减法计数到“ 0”时，RC输出一个负脉冲。 U/D为加/ 减控制器。 U

33、/D=1时减法计数。 CKA为减法计数脉冲 , 兼作音响电路的控制脉冲。逻辑控制电路由D 触发器 74LS74 与多级与非门组成。其工作原理是：接通电源后按触发开关 S，使 D 触发器 74LS74 清0 ，即 1Q=0。该清“0”脉冲有两个作用：一是，使 74LS191 的置数端 LD=0，即将此对应的小时计数器输出的整点时数置入74LS191；二是，封锁1KHz 的音频信号，使音响电路无脉冲输入。当分十位计数器的进位脉冲下降沿到来时，经过G1 反相，小时计数器加1。新的小时数置于74LS191，分十位计数器的进位脉冲的下降沿到来时又使74LS74 的状态翻转， 1Q经 G3、G4 延时后，

34、 74LS191进行减法计数，计数脉冲由CK0 提供。CK0=1 时音响电路发出 1KHz 声音， 当 CK0=0 时停响。当减法计数到 0 时， 使 D 触发器的 1CK=0，但是触发器的状态不改变。 因为分十位计数器的进位脉冲仍为0，CK=1，使 D 触发器翻转复“ 0” ，74LS191 又回到置数状态，直到下一个分十位计数器进位脉冲的下名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 14 页，共 16 页 - - - - - - - - - 降沿来到。实现自动报警的功能。如果

35、出现某些整点数不准确，其主要原因是逻辑控制电路的与非门延时时间不够,产生了竞争冒险的现象， 可以适当增加与非门的级数或接如小电容进行滤波。4.调试4.1 振荡电路部分我用的 1MHZ 的晶振产生 1MHZ 的频率经过 74LS90组成的二 - 五- 十的分频器，可很好的扩展部分所需的频率。只是要用六块74LS90 ，后来我查了手册，发现4518有两片十进制分频器， 功能与 74LS90又基本上相同， 这样就可少用集成块， 减少时间延时。在现用电路调试中，晶振的输出频率为1MHz，用三片 CD4518 组成了六级十分频电路，在调试中我对每级分路进行了测试。在第一级分频后出现的脉冲信号为100KH

36、z，经过第二级得到了10KHz 的标准脉冲，这样一级级的分频，经过六次分频后得到了标准的1Hz 脉冲信号。计数电路部分（1）小时计数部分这部分电路较复杂，在第一次焊接完成后的调试显示中，发现小时的十位没有变化，经过分析、检查发现74LS74的 3 脚没有接上。（2）秒计数电路部分这部分的调试中顺利得到了结果即： 秒计数器的个位能准确以十进制形式计数；秒计数器的十位也能准确以六进制的形式计数。当秒计数器的个位计数到9 后自动向秒计数器的十位计数。（3）分计数电路部分这部分的调试电路与秒计数器的电路一样，在调试中不同的是秒计数电路的个位计数器 74LS90的 14 脚接入振荡电路部分的输出端，而分

37、计数电路的个位计数器74LS90的 14 脚本该接校时电路， 但是由于校时电路作为最后调试的电路，所以在调试中 74LS90的 14 脚与单次脉冲连接。调试的结果是：这部分的结果与秒计数电路部分的结果一样。4.2 校时电路部分在整个电路的设计中，需要用到两个校时电路，两个校时电路的功能相同，它们不同的是在电路的设计时， 校分电路比校时电路少一个反相器， 这是因为 74LS191名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 15 页，共 16 页 - - - - - - - - -

38、为高电平有效而 74LS90为低电平有效。调试的结果是：当开关断开时，分计数电路，小时计数电路正常计数，当开关闭合时，校时电路进行校时。只是有时松开按键时，较时数会有点误变化，经过仔细分析，确定是由于在松按键时产生了抖动，如果接上R-S 触发器就能够消抖。4.3 自动报整点时数这部分电路用模拟开关的电平输入来代替小时计数器的输入，用一单次正脉冲来代替分的十位进位的反相脉冲。第一次调试时，音响电路没有发是声，经过仔细检查，发现 74LS74的电源和地之间被击穿，换了一个74LS74 后，音响电路发出了声。名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 16 页，共 16 页 - - - - - - - - -