《2022年微机接口技术复习资料 .pdf》由会员分享，可在线阅读，更多相关《2022年微机接口技术复习资料 .pdf（23页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、读书之法 ,在循序而渐进 ,熟读而精思第一章微型计算机基础概论一、微型计算机系统1、微型计算机的发展（1）1946 年第一台计算机问世，经历电子计算机、晶体管计算机、集成电路计算机、大规模集成、超大规模集成电路计算机5 代2、微型计算机的工作过程（1）冯诺依曼计算机：存储程序，由控制器、运算器、存储器、输入输出设备组成（2）工作过程：每一条指令都包含取指令、执行指令两个基本过程3、微机系统的组成（1）硬件系统1）微处理器（中央处理器/cpu）2）运算器3）控制器4）寄存器组5）存储器6）输入输出接口设备7）总线4、软件系统（1）分类：系统软件、应用软件二、计算机的数制和编码1、特殊的数制转换：
2、（1）十进制转换为二进制：1）整数：除2 取余，至商为0，从低到高排列2）小数：乘2 取整，达到精度，从高到低排列（2）十进制转换为十六进制1）整数：除16 取余2）小数：乘16 取整精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 1 页，共 23 页读书之法 ,在循序而渐进 ,熟读而精思2、计算机中的二进制数表示（1）定点小数：小数点准确固定在数据某个位置上，最高位表示符号，后面是小数数值部分（2）纯小数：没有符号位，表示同上（3）整数：小数点在最低位右边，可设置符号位（4）浮点小数 ：小数点位置可以左右移动，设置有阶码符号位，尾数符号位，固定阶
3、码位数、尾数位数，尾数部分规格化用纯小数表示，可通过修改阶码移动小数点位置规格化。浮点数表数范围：阶码决定，浮点数精度：尾数决定3、二进制编码（1）BCD 码 ： 4位2进 制 数 表 示 十 进 制 的0-9十 个 数 , 如8421BCD 码）（00110001.10010011BCD表示十进制数93.31，该编码逢十进一，最大只能表示数字 9 （2）BCD码二进制数：先转为十进制数，再转换（3）BCD 码的存储方式：字节方式存储，压缩BCD码用一个字节（8 位）存两个BCD码十进制数，非压缩BCD码用一个字节（8 位）存放一个4 位的十进制数，如：B1 0 0 0 0 1 1 08610
4、）（压缩 BCD码）B0 0 0 1 1 00 0 0 0 1 0 0 0 0 08610）（非压缩BCD码）4、字符编码：ASCII码（1）奇检验： 8 位二进制数1 的个数为奇数（2）偶检验： 8 位二进制数1 的个数为偶数三、无符号二进制数的算术运算和逻辑运算1、二进制数的算术运算：1）加法运算：逢二加一，有溢出2）减法运算：有借位3）乘法运算：乘1 照写，乘0 为 0，算术左移4）除法运算：算术右移精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 2 页，共 23 页读书之法 ,在循序而渐进 ,熟读而精思2、表数范围：0-2n-1（n 位）四
5、、有符号数二进制数的表示及运算1、有符号数的表示方法：原码、反码、补码2、十进制数与补码转换：（1）正数：原码（2）负数：按位取反加1 3、补码运算：（1）加法：YYXX补补补（2）减法：- Y-YXXYX补补补补补4、表数范围（8 位、 16 位） ：8 位：（1）原码： 1111 1111B - 0111 1111B（-127 - +127）（2）反码： 1000 0000B - 0111 1111B（-127 - +127）（3）补码： 1000 0000B - 0111 1111B（-128 - +127）16 位：（1）原码： FFFFH - 7FFFH （-32767 - +327
6、67）（2）反码： 8000H - 7FFFH （-32767 - +32767）（3）补码： 8000H - 7FFFH （-32768 - +32767）5、溢出判断：次高位向最高位有进位（借位），最高位向上无进位（借位），超出表数范围但无进位，溢出；次高位向最高位无进位（借位），最高位向上有进位（借位），溢出精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 3 页，共 23 页读书之法 ,在循序而渐进 ,熟读而精思第二章微处理器与总线一、微处理器概述1、运算器（ 1）组成：算术逻辑单元ALU、通用或专用寄存器组、内部总线（ 2）类型：单总线、双
7、总线、三总线运算器2、控制器：（ 1）基本功能 ：指令控制、时序控制、操作控制（ 2）组成：程序计数器PC 、指令寄存器IR、指令译码器ID、时序控制部件、微操作控制部件（核心）二、 8088/8086 微处理器1、数据总线宽度：8088 有 8 位， 8086 有 16 位，两者指令系统完全相同，都有40 根外部引线2、8088/8086 CPU 的特点（ 1）指令流水线（ 2）内存分段管理（ 3）支持多处理器系统3、8088 CPU的外部引脚及其功能（page40）4、8088/8086 CPU 的功能结构（ 1）内部结构 ：1）执行单元EU：执行指令、分析指令、暂存中间结果、保留结果1
8、- 算术逻辑运算单元2 - 通用寄存器组3 - 标志寄存器4 - 数据暂存器2）总线接口单元BIU：负责 CPU与存储器、 I/O 接口之间信息传送1 - 地址加法器精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 4 页，共 23 页读书之法 ,在循序而渐进 ,熟读而精思2 - 段寄存器3 - IP 寄存器4 - 指令队列缓冲寄存器5 - 总线控制逻辑5、8088/8086 CPU 的内部寄存器（ 1）寄存器分类：14 个 16 位寄存器1）通用寄存器：AX（累加器）、BX （基址寄存器） 、CX （计数寄存器） 、DX（数据寄存器）2）地址指针寄
9、存器：SP （堆栈指针寄存器） 、 BP（基址指针寄存器）3）段寄存器： CS （代码段寄存器） 、SS （堆栈段寄存器） 、DS（数据段寄存器） 、ES （附加段寄存器）4）控制寄存器：IP（指令指针寄存器） 、FLAGS （标志寄存器）6、8088/8086 CPU 的存储器组织（1）物理地址与逻辑地址：20 条地址线，可寻址内存220 = 1MB 1）物理地址：任何一个内存单元都有20 位2）逻辑地址：段基地址和段内偏移地址物理地址= 段基址 16 + 段内偏移（段基地址右移一位）3A00H : 0083H 3A083H （2）段寄存器的使用（page47）7、8088/8086 CPU
10、 的工作时序（1）8080 总线周期不管读写，至少4 个时钟周期三、 80386 微处理器1、80386 微处理器的主要特性：（ 1）全 32 位结构（ 2）32 位外部总线接口，最大传输率32MB/S （ 3）片内集成存储器管理部件MMU ，支持虚拟存储和特权保护精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 5 页，共 23 页读书之法 ,在循序而渐进 ,熟读而精思（ 4）3 种工作方式：实地址方式、保护方式、虚拟8086 方式2、80386 的内部结构（ 1）组成 ：1）总线接口部件（BIU）2）中央处理部件（CPU） ：包括指令预取单元（I
11、PU） 、指令译码单元（IDU） 、执行单元（EU）3）存储管理部件（MMU ） ：分段部件、分页机构3、80386 的主要引脚信号（page53）4、80386 的内部寄存器（ 1）通用寄存器（ 2）指令指针和标志寄存器（ 3）段寄存器（ 4）控制寄存器（ 5）系统地址寄存器（ 6）调试寄存器（ 7）测试寄存器5、80386 的工作模式（ 1）实地址模式（ 2）保护虚地址模式四、总线1、概述：（ 1）总线的概念：一组信号的集合，是计算机系统各部件之间传输地址、数据和控制信息的公共通路（ 2）总线的分类：1 - 按传送信息类型划分：数据总线（DB） 、地址总线（ AB） 、控制总线（ CB）2
12、 - 按总线的层次结构划分：前端总线、系统总线、外设总线（ 3）总线结构：精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 6 页，共 23 页读书之法 ,在循序而渐进 ,熟读而精思1 - 单总线结构2 - 多总线结构（ 4）总线操作：1 - 工作方式：主控方式、从属方式2 - 总线周期步骤：总线请求、总线仲裁、寻址、传送数据、传送结束（ 5）总线主要性能指标：1 - 总线带宽2 - 总线位宽3 -总线工作频率（6）总线的基本功能：1 - 总线数据传送：同步定时、异步定时、半同步定时方式2 - 总线仲裁控制：链式查询、计数器查询方式、独立请求方式3
13、- 出错处理4 - 总线驱动（7）常用系统总线和外设总线标准1）常用系统总线标准：ISA 、MCA、PCI 、MCA、EISA 、AGP、PCI-E 2）外设总线：USB 、IEEE 1394 （FireWire）（8）8086 系统总线（ page87）第三章8086/8088 指令系统一、概述1、指令分类：（ 1）数据传送类（ 2）算术运算类（ 3）逻辑运算和移位类精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 7 页，共 23 页读书之法 ,在循序而渐进 ,熟读而精思（ 4）串操作类（ 5）控制转移类（ 6）处理器控制类2、指令的基本组成：（
14、 1）零操作数指令（ 2）单操作数指令（ 3）双操作数指令3、指令的操作数类型：（ 1）立即操作数（ 2）寄存器操作数（ 3）存储器操作数4、CISC和 RISC指令系统（ 1）复杂指令系统计算机CISC 1）优点：编译后生成的指令程序较小、执行较快、节省硬件资源、存取指令次数少、占用内存较少2）缺点：难以使用、控制逻辑不规整、工艺困难、执行时间较长、硬件复杂度高（ 2）精简指令系统计算机RISC 1）优点：指令精简较少、运算速度较快、提高系统性能二、寻址方式1、8080/8086 寻址方式分类：（ 1）寻找操作数的地址（ 2）寻找下一条要执行的指令的地址2、寻址方式：（ 1）立即寻址：mov
15、 ax, data （ 2）直接寻址：mov ax, data （ 3）寄存器寻址：mov si, ax 精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 8 页，共 23 页读书之法 ,在循序而渐进 ,熟读而精思（ 4）寄存器间接寻址：mov ax, si （ 5）寄存器相对寻址：mov ax, bx+data （ 6）基址- 变址寻址 :mov ax, bx+si （ 7）基址- 变址- 相对寻址： mov ax, bx+si+data （ 8）隐含寻址：mul bl（al bl ax ）三、 8086 指令系统1、通用数据传送指令：（ 1）一般
16、传送指令MOV （ 2）堆栈操作指令PUSH、POP （ 3）交换指令XCHG ：XCHG AX, BX （ 4）查表转换指令XLAT ：将BX+AL 所指单元的内容送至AL （ 5）字位扩展指令2、输入输出指令（ 1）输入指令IN：IN AX, DATA（ 2）输出指令OUT：OUT DX, AL （ 3）取偏移地址指令LEA ：LEA BX, BUFFER 3、算术运算指令：（1）加减指令：ADD、SUB、NEG 、CMP （2）乘法指令：MUL、IMUL （3）除法指令：DIV、IDIV 4、逻辑运算指令（1）逻辑与 AND：AND OPRD1, OPRD2 （2）逻辑或 OR：OR O
17、PRD1 ，OPRD2 （3）逻辑非 NOT：NOT AX （AX按位取反送AX）（4）逻辑异或XOR ：XOR OPRD1, PRD2 精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 9 页，共 23 页读书之法 ,在循序而渐进 ,熟读而精思（5）测试指令TEST ：TEST AL， 02H（ page120）5、串操作指令（ 1）字符串：地址连续的若干单元字符或数据（ 2）重复操作前缀： REP （无条件重复） 、REPE/REPZ（相等 /结果为零重复） 、REPNE/REPNZ（不相等 /结果不为零重复）（ 3）串操作指令：1 ）MOVS
18、OPRD1 ， OPRD2 2 ）MOVSB （一次送一个字节）3 ）MOVSW（一次送一个字）6、程序控制指令（ 1）无条件转移指令JMP （ 2）条件转移指令JCC （ 3）循环控制指令LOOP 、LOOPZ （LOOPE ） 、LOOPNZ （LOOPNE ） （循环条件CX 0 且 ZF = 0）（ 4）过程调用和返回CALL 、RET （ 5）中断指令INT：INT N（中断向量码）第四章汇编语言程序设计一、汇编语言源程序1、机器语言：二进制码表示指令和数据的语言2、汇编语言：用指令助记符、符号地址、标号、和伪指令书写程序的语言3、伪指令：（ 1）数据定义伪指令：1）DB：字节类型2
19、）DW：字类型精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 10 页，共 23 页读书之法 ,在循序而渐进 ,熟读而精思3）DD：双字类型4）DQ：四字类型5）DT：十字节类型4、BIOS和 DOS功能调用5、程序设计基础（此章节以汇编语言学习为主，可在专门语言学习书籍深究）第五章存储器系统一、概述1、存储系统的一般概念（ 1）常见存储器：内存、cache、磁盘、可移动磁盘、磁带、光盘等（ 2）微机中的存储器系统：1）现代微机存储系统分类：1 - 由 cache 和主存储器构成的cache存储系统，提高存储速度2 - 由主存储器和磁盘构成的虚拟存
20、储器系统，提高存储容量2）两种存储系统的特点：1 - cache 存储系统的而管理完全由硬件实现，对设计人员透明（不可见）2 - 磁盘存储系统采用软硬件结合，设计虚拟地址空间，提供远大于主存储器的实地址空间（ 3）存储器系统的主要性能指标1）存储容量S 2）存取时间T：命中率（ H）=N2N1N1（N1：访问 M1 的次数， N2：访问 M2 的次数）精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 11 页，共 23 页读书之法 ,在循序而渐进 ,熟读而精思存取时间（ T）=H T1 + （1 - H） T2 （ T1、T2 为 M1、 M2 的存
21、取时间，H 为命中率）3）单位容量平均价格C C=212211SSSCSC（C 表示价格， S表示容量）2、半导体存储器及其分类（ 1）外存储器、内存特点：内存的容量小、存取速度快、价格较高，外存储器反之；内存临时少量存放数据，外存永久大量存放；内存可与CPU直接交换数据，外存储器不可以（ 2）存储元：具有记忆功能的物理器件，用来存放二进制数据（ 3）半导体存储器分类：1）随机存储器RAM： （半导体 MOS 型）静态读写存储器SRAM、动态读写存储器ROM 2）只读存储器ROM：1 - 掩膜式 ROM（只能读出无法修改）2 - 可编程式PROM（只能一次编程写入，可读出无法修改）3 - 紫外
22、线擦除式EPROM （可读写）4 - 电信号擦除式EEPROM （可读写）3、半导体存储器的主要技术指标（ 1）存储容量（ 2）存取时间和存取周期（ 3）可靠性（ 4）功耗二、随机存取存储器RAM 1、特点：主要用来存放当前运行的程序、输入输出数据、中间运算结果及堆栈，可随时修改、写入和读出，掉电后会丢失数据2、静态随机存取存储器SRAM（电位存储信息）（ 1）6264 存储芯片： CPU 读写有固定的时序，对存储器的存取速度有一定要求，6264精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 12 页，共 23 页读书之法 ,在循序而渐进 ,熟读而
23、精思存储芯片功耗很小，应用在简单的应用软件系统中。（ 2）SRAM芯片的应用：1）地址译码：基本逻辑电路构成译码器、专门译码器2）地址译码方式：全地址译码、部分地址译码3）构成存储器3、动态随机存取存储器DRAM（电容存储信息）（ 1）结构：四管存储元、单管存储元（ 2）2164A 存储芯片（ 3）DRAM 的工作过程：1）数据读出2）数据写入3）刷新4、存储器扩展技术（ 1）位扩展（字长） ：保持地址单元数（存储单元数）不变，每个单元中的位数增加（ 2）字扩展（存储容量） ：保持每个存储单元位数不变，增加存储单元个数三、只读存储器ROM 1、2764 光擦 EPROM 2、98C64A电擦
24、EEPROM 3、闪存 FLASH （EEPROM ）（ 1）特点：写入速度类似RAM，掉电后内容不丢失（ 2）应用：作存储卡，用于便携式设备，用于内存，如微机BIOS 、显卡 BIOS 四、高速缓冲存储器Cache 1、特点：减少CPU与内存之间的速度差异，提高存储系统整体性能2、cache 的工作原理：基于程序和数据访问局部性原理，把一段时间内频繁访问的信息放在小容量高速存储器cache 中，供程序在这段时间使用，加快程序运行速度。3、cache的读写操作精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 13 页，共 23 页读书之法 ,在循序而
25、渐进 ,熟读而精思1）贯穿读出法：所有请求先到cache 寻找，找到切断CPU对主存的请求1 - 优点：降低访存次数2 - 缺点：延迟CPU对主存的访问时间2）旁路读出法： CPU同时向 cache、主存发出请求， cache 可先写回数据， 写回切断CPU-主存请求信号，不命中cache 不做动作1 - 优点：没有时间延迟2 - 缺点：每次都要访存，占用总线时间3）写直达法：CPU同时写入cache、主存1 - 优点：操作简单2 - 缺点：主存降低系统写速度，占用总线时间4）回写法：数据只写入cache，不写入主存1 - 优点：减少访存次数，加快写入速度2 - 缺点：主存、cache同一时间
26、段数据不一致4、cache 的分级体系结构（1）微处理器性能估算：性能= NHCPIkf)1 (K：比例常数f：工作频率CPI ：执行每条指令所需周期数H：Cache的命中率N：存取周期数（2）一级 cache （3）二级 cache 第六章输入 /输出和中断技术精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 14 页，共 23 页读书之法 ,在循序而渐进 ,熟读而精思一、输入 /输出系统概述1、I/O 系统的特点（ 1）复杂性（ 2）异步性（ 3）实时性（ 4）与设备无关性2、I/O 接口的基本功能（ 1）I/O 地址译码与设备选择（ 2）信息的
27、输入/输出（ 3）命令、数据和状态的缓冲与锁存（ 4）信息转换3、I/O 端口的编址方式（ 1）I/O 端口： CPU与 I/O 接口通信，即I/O 接口内部的寄存器（ 2）I/O 端口类型：数据端口、状态端口、命令（或控制）端口（ 3）I/O 端口管理：地址总线N，CPU最多能管理2N 个端口，为确定操作的端口，为端口分配地址，称为I/O 地址，外设对应一个或多个端口（分配连续地址块），将其地址称为外设地址（ 4）I/O 端口编址方式：1）与内存单元统一编址：可用访存方式访问I/O 端口，但占用一定内存地址空间2）独立编址：地址空间与内存地址空间完全独立，使用不同信号（IO/M） 、设置专门
28、访问外设的I/O 指令（ 5）I/O 地址译码方式：基本逻辑门电路构成译码器、专门的译码器二、简单接口电路1、三态门接口：三态门芯片74LS244，三态门具有通断控制能力，其本身没有对信号的保持或锁存能力，一般用作输入接口2、锁存器接口：锁存器74LS273，锁存器接口具有信号保持能力，可等待总线响应输出信号至外部设备，常用作输出接口精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 15 页，共 23 页读书之法 ,在循序而渐进 ,熟读而精思3、简单接口的应用举例1）LED数码管：共阳极（高电平有效），共阴极（低电平有效）2）应用与连接三、基本输入
29、/输出方式1、主机与外设数据的输入输出方式1）无条件传送 （外设处于准备好状态）：发光二极管、开关、继电器、步进电机1 - 优点：软硬件简单2 - 缺点：适用范围窄，CPU与外设不同步时容易出错3 - 适用于：慢速外设2）查询 （外设不一定准备好） ：先查询外设是否准备好，就绪CPU传送数据，忙则等待1 - 满足条件：外部设备简单、慢速，实时性要求不高；连接到同一系统的设备工作速度相近2 - 优点：大大提高CPU的利用率3 - 缺点： 耗费大量时间读取外设状态及检测上，降低 CPU效率， 无法对多个外设实时响应4 - 适用于：慢速、中速外设3）中断4）直接存储器存取方式（DMA） ：DMA 控
30、制器接管信号线的控制权，收到接口DMA 请求则向 CPU发送请求，控制总线的控制权，处理地址信息、向外设发送读写信号，DMA 过程结束向CPU发送 DMA 结束信号1 - 优点：处理CPU与高速外设及批量数据交换的传送速度2 - 适用于：高速外设四、中断技术1、 中断的基本概念： 将 CPU运行当前的程序中止挂起，去执行另一个随机的事件的程序，为中断服务程序，处理完该程序再返回挂起的程序的过程为中断。精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 16 页，共 23 页读书之法 ,在循序而渐进 ,熟读而精思2、中断处理的一般过程（ 1）中断请求（
31、2）中断源识别（中断判优 ）1）软件判优2）硬件判优：中断控制判优、链式判优3）中断嵌套判优（ 3）中断响应（ 4）中断处理（ 5）中断返回3、8086/8088 中断系统（ 1）内部中断1）除法出错中断- 0 型中断2）单步中断- 1 型中断3）断点中断- 3 型中断4）溢出中断- 4 型中断5）用户自定义软件中断- n 型中断（ 2）外部中断1）非屏蔽中断2）可屏蔽中断（ 3）中断向量表（ 4）8086/8088 中断响应过程五、可编程中断控制器8259A 1、8259A 的引线及内部结构（ 1）8259A 的外部引线（ page260）（ 2）8259A 的内部结构1）中断请求寄存器IR
32、R 2）中断服务寄存器ISR 精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 17 页，共 23 页读书之法 ,在循序而渐进 ,熟读而精思3）中断屏蔽寄存器IMR 4）中断判优电路2、8259A 的工作过程（ 1）中断请求线（IR0 IR7 ）收到中断请求信号，IRR置 1 （ 2）若中断请求线未被屏蔽，INT 引脚向 CPU发出中断请求信号（ 3）CPU处于开中断状态，INTA信号响应（ 4）8259A 接收INTA脉冲， ISR置 1， IRR复位（ 5）第二个中断响应周期，CPU输出INTA脉冲，8259A 送出中断源对应的中断类型码，CPU
33、从中断向量表取出中断服务子程序的入口地址转去执行3、8259A 的工作方式（ 1）中断优先方式与中断嵌套1）中断优先方式1 - 固定优先级方式：只要不重新设置，各中断请求的中断优先级固定不变2 - 循环优先级方式：各中断源轮流处于最高优先级，得到中断服务的中断源自动降为最低2）中断嵌套：1 - 普通全嵌套方式：CPU响应中断时，优先权最高的中断源ISR置 1，其他中断源被屏蔽2 - 特殊全嵌套方式：与普通全嵌套类似，只是同级中断请求也会响应，一个中断处理过程会被另一个同级中断请求打断（ 2）中断结束处理方式：ISR相应ISi位复位1）自动中断结束方式2）正常中断结束方式3）特殊中断结束方式精选
34、学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 18 页，共 23 页读书之法 ,在循序而渐进 ,熟读而精思（ 3）屏蔽中断源的方式1）普通屏蔽方式：IMR 某位置 1 2）特殊屏蔽方式：中断服务程序可动态地改变系统的优先权结构，较低优先级的中断源可得到响应（ 4）中断触发方式1）边沿触发2）电平触发（ 5） 级联工作方式： 中断源超过8 个， 无法用一片8259A 进行管理，这时可采用多片8259A级联工作方式，指定一片8259A 为主控芯片（主片） ，其他的为从属芯片（从片）4、8259A 的初始化编程（ 1）8259A 的编程步骤：初始化编程（初
35、始化命令字ICW） 、操作方式编程（操作命令字OCW）（ 2）8259A 内部寄存器的寻址方法（ 3）8259A 的初始化顺序（ 4）8259A 的内部控制字：1）初始化命令字ICW1 2）中断向量码ICW2 3）级联控制字ICW3 4）中断结束方式字ICW4 5）操作命令字OCW 6）中断结束和优先级循环OCW2 5、中断程序设计概述（ 1）确定要使用的中断类型号（ 2）保存原中断向量（ 3）设置自己的中断向量（ 4）设置中断屏蔽字精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 19 页，共 23 页读书之法 ,在循序而渐进 ,熟读而精思（ 5）
36、CPU开中断（ 6）恢复原中断向量第七章常用数字接口电路一、概述1、接口的作用：信息缓冲、信息变换、电平转换、数据存取和传送、联络控制2、接口的组成部分：1）总线接口：负责数据缓冲、传输管理等工作2）外设接口：负责外部设备通信时的联络、电平和信息转换等3、接口分类：1）按功能分：输入接口、输出接口2）按传送方式分：并行接口、串行接口3）按传送信息类型分：数字量输入/输出接口、模拟量输入/输出接口4、接口芯片内部划分：1）负责与系统总线连接：包括数据信号线、控制信号线、地址信号线2）负责与外设连接二、并行通信与串行通信1、并行通信（ 1）并行接口的特点：以字或字节传送数据，速度快、效率高（ 2）
37、适合近距离传送（ 3）8 位、 16 位或 4 字节数据同时传输（ 4）并行传送的信息不要求固定格式，串行传送反之2、并行接口的类型（ 1）按数据传送分：输入接口、输出接口（ 2）按传送数据的形式分：单向传送接口、双向传送接口（ 3）按接口电路结构分：简单接口、可编程接口精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 20 页，共 23 页读书之法 ,在循序而渐进 ,熟读而精思（ 4）按传送信息类型分：数字接口、模拟接口3、串行接口（ 1）串行数据传送方式1 - 全双工通信方式：A、B之间存在数据双向通路，可发送，可接收2 - 半双工通信方式：A、
38、B之间一方发送，另一方只能强制接收3 - 单双工通信方式：A、B之间只允许单方发送，另一方接收（ 2）调解与解调：将传送前占用频带很宽数字信号转换成适合传送的形式（调解），传送至目的地后再恢复成原始信号（解调）（ 3）同步通信与异步通信1）同步通信：在约定的通速频率，发送端和接收端时钟信号频率、相位一致2）异步通信：通信中两个字符之间时间间隔不固定，单个字符内的数位的时间间隔一致（ 4）串行通信的数据检验：奇偶校验码（只可检查出传输字符中的一位错误），循环冗余校验（ CRC ，以数据块校验）三、可编程定时/计数器 8253 1、8253 的引线及结构（ 1）引线及功能（page284） ：三通
39、道， 24 根引脚（ 2）内部结构和工作原理：1）计数器2）控制寄存器3）数据总线缓冲器4）读写控制逻辑（ 3）计数启动方法1）软件启动精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 21 页，共 23 页读书之法 ,在循序而渐进 ,熟读而精思2）硬件启动2、8253 的工作方式（page 286）（ 1）方式 0 - 计数结束中断（ 2）方式 1 - 可重复触发的单稳态触发器（ 3）方式 2 - 频率发生器（ 4）方式 3 - 方波发生器（ 5）方式 4 - 软件触发选通（ 6）方式 5 - 硬件触发选通3、8253 的控制字： CPU将控制字写
40、入8253 的控制寄存器，以确定3 个计数器的工作方式4、8253 的应用（ 1）8253 与系统连接（ 2）8253 编程（ page292）四、可编程并行接口8255 1、8255 的引线及结构（page 295） ：40 根引脚， 3 个独立的输入输出端口（A、B、C口）以及一个控制寄存器，A0、A1 经地址译码产生4 个信号，用来选择端口和控制寄存器2、内部结构：（ 1）数据端口 ：A、B、 C 共 3 个 8 位数据端口， A、B 口的输入输出具有数据锁存能力，C口只有输出有锁存能力，输入不具备（ 2）A 组和 B 组控制电路：1）A 组： A口 8 位， C口的高 4 位2）B组：
41、 B口的 8 位， C 口的低 4 位（ 3）读写控制逻辑：接收总线的信号进行逻辑组合，形成控制命令，发送至A 组、 B 组控制电路（ 4）数据总线缓冲器精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 22 页，共 23 页读书之法 ,在循序而渐进 ,熟读而精思3、8255 的工作方式（ 1）方式 0：适用于无条件传送方式、查询工作方式1）输入： A 口、 C口高 4位2）输出： B 口、 C 口低 4 位（ 2）方式 1：选通输入 /输出方式，数据输入输出要在选通信号控制下来完成1）A 口、 B口均为输出，C口的 6 条线作为选通控制信号线2）A
42、 口、 B口均为输入，C口的 6 条线作为选通控制信号线（ 3）方式 2：双向传输方式，只有A 口工作，使外设利用8 位数据线与CPU双向传输数据，利用 C 口的 5 条线提供双向传输所需信号4、8255 的控制字及状态字（ 1）控制字：用于设定3 个端口的工作方式（ 2）状态字：反映当前C口各位的状态5、8255 的应用（ 1）8255 与系统的连接： A、B、C三个端口， 一个控制寄存器，共占 4 个外设地址， CS、A0、A1、IOR、IOW 五个引脚可决定8255 与系统总线的连接状态（ 2）软件设计：用于初始化程序设计、数据传输的控制程序设计精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 23 页，共 23 页