《2022年2.0GHz差分结构低噪声放大器的研究与设计_.docx》由会员分享，可在线阅读，更多相关《2022年2.0GHz差分结构低噪声放大器的研究与设计_.docx（8页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、2022年2.0GHz差分结构低噪声放大器的研究与设计_ 论文导读:：设计了一个基于TSMC0.18mCMOS工艺的2.0GHz全差分CMOS低噪声放大器。依据电路结构特点，对LNA进行功耗约束下的噪声优化，以选取最优的晶体管栅宽；采纳在输入级增加电容和选择小值LC并联网作为差分电路的负载的方法，在改善输入匹配网络特性的同时，提高了电路的增益。仿真结果表明该放大器很好的满意了小信号放大器的指标要求，可以用于射频输入电路的前端。 0引言 随着无线通信技术的飞跃发展，低噪声放大器在通讯、卫星导航、电子对抗、遥测遥控、大地测绘、数字电视以及微波测量等方面得到广泛的应用，并且朝着高集成度和高性能性能低
2、功耗低成本的方向发展1,2。 低噪声放大器是射频接收机前端的重要组成部分和关键模块。它的主要作用是放大接收到的微弱信号，使其有有足够高的增益以克服后续各级(如混频器)的噪声，并尽可能少地降低附加噪声的干扰。采纳CMOS工艺3设计低噪声系数，高功率增益，带频宽等性能优良的低噪声放大器已经得到越来越广泛的应用，本文利用CMOS工艺来实现一种2GHz差分结构低噪声放大器。 1LAN的输入阻抗匹配机构 低噪声放大器与信号源的匹配时特别重要的，依据设计目的，放大器与源的匹配有两种形式：一是以获得最小噪声系数为母的噪声匹配；二是以获得最大功率传输和最小反射损耗为目的共轭匹配。在高频段一般采纳后种匹配，这样
3、可以避开因阻抗不匹配引起的LAN向天线的能量反射。同时，尽量使两种匹配接近，匹配网络可以用纯电阻网络，也可以用电抗网络。电阻匹配网络适用于宽带放大，但他们要消耗功率并增加噪声。采纳无损耗的电抗匹配网络不会增加噪声，但只适合宽带大。LAN的输入端与滤波器相连，须要实现50的输入阻抗匹配，且满意输入功率的匹配条件，CMOSLAN有以下几种结构4，如图1所示。 共栅结构并联电阻式并串联电阻式源极电感负反馈式 图1LAN的阻抗匹配结构图 共栅接法）通过选择适当的配置电流和MOS管结合尺寸，使输入电阻等于50，可以实现匹配，不须要任何外部元器件，但噪声较大。如在忽视衬底效应的条件下，其输入阻抗可等效为M
4、OS管跨导的倒数 并联电阻式）将一个50的电阻干脆并联在共源MOS管的栅极输入端。这种结构引入了与源电阻一样大的热噪声，并使信号在达到晶体管之前已衰减了一半，噪声系数特别高。 并串联电阻式）是将电阻跨接在输入端和输出端之间，形成并联反馈式。该电阻不会衰减输入信号，噪声与并联电阻式相比降低了许多。但是同样会给电路引入热噪声。并且这种电阻实现的是宽带匹配，会增加电路的额外功耗，不适用于功耗要求较低窄带无线电系统。 由于前三种在信道上出现了热噪声电阻，所以都会产生较高的噪声。假如能够在信号传输的通道上避开这种热噪声电阻，就可以大大降低电路的噪声，通过栅极和源极的电感构成谐振网络实现阻抗匹配，其构成如
5、图1所示。 2差分结构LAN的构成 在干脆耦放大电路中，经常出现零点漂移现象5，为了降低噪声和克服零点漂移，一般在干脆放大器的输入级采纳差分放大电路，与单端放大器相比，差分结构的放大器可以很好的克服零点漂移和较好的抑制噪声，这在无线电应用中是特别重要的，虽然差分结构放大器的功耗是单端放大器的两倍，为了提高电路的性能，实际应用中经常采纳差分结构放大器，其基本构成如图2，电路设计方案如图3。 图2差分结构LAN的基本构成图图3差分结构LAN 由于电路采纳的是差分结构，所以图中各对应的元器件是完全相同的。 3.1差分结构LAN的电路设计 3.1.1共栅-共源输入端口的设计 在LAN的设计中，输入电路
6、采纳的共栅-共源极负反馈结构，如图4所示。在此结构中，既能实现阻抗良好匹配，又能提高系统的稳定性，且具有改善LNA线性度的特点，而M1和M3组成的级联结构，既提高了电路的输出阻抗，使电路的增益有较大的提高，降低了调谐输入和调谐输出的相互影响，又能实现对电路的反向隔离6。 图4共栅-共源极负反馈结构 3.1.1偏置电路设计 IDC1电流源，为电路供应稳定的配置电流，R1和R2对称的两个偏置电阻，IDC2是电流源，用于限制流过M5的电流，以减小总功耗。为了完成偏置电路的设计，还必需有一个隔断DC的电容Cp来防止影响M1的栅-源偏置，Cp选择的标准时，电路正常工作时，阻抗可以忽视，并且它经常用片外部
7、件来实现，其值通常选取在10pF。M5是输出缓冲级，用于提高增益，限制输出匹配。 3.2.2输入匹配的优化设计 图5是改进型的低噪声放大器的输入电路，是在图4的M1栅极和源极之间并一个电容，用来调整栅-源电容，实现功率约束下的噪声和输入匹配。由于是差分对称结构，我们考虑到一边 图5LAN的结构与阻抗匹配结构图图6LAN的输入等效电路模型 的输入级晶体管M1，对于输入端口设计采纳源极电感负反馈式，在忽视源级电感、栅极电感的等效电阻及漏-栅级之间的电容Cgd的状况下，输入阻抗的表达式为： 将、和代入得 再加上栅极的匹配电感可得： 电路谐振时 此时得到: 为输入阻抗，是跨导，T为截止频率，和分别是源
8、级电感和栅极电感。依据谐振条件，通过变更并联电容来等效调整的大小，再选择合适的、的值，使输入阻抗为50。而输出阻抗的匹配可以通过调整、与的值来实现。 另外，从有利于电路集成实现和降低噪声系数的角度考虑，应当尽量避开运用大值电感。为了解决上述冲突，可在M1的输入端设计一个小值LC并联网络，以代替大值栅极电感，这里不再赘述6。 3.2.3栅宽的选取及其相关参数的计算 由于电路的噪声性能和M1的栅宽的选取有必要的关系，理论上讲M1的栅宽越大噪声越小，但假如栅宽过大会面积增加，功耗增加，增益降低，这就须要在栅宽、功耗、增益等指标增加综合考虑，权衡设计，图4所示电路中，根据功率约束条件，可以得到M1的最
9、优栅宽表达式7： 其中Cox是单位面积氧化层电容，L是有效栅长，两个参数有工艺确定，根TSMC0.18mCMOS工艺参数计算得到Cox=8.91mF/m2，L=0.18m，0=22.0109，Rs=50，Qsp是最佳品质因数，噪声系数对于在3.5到5.5之间的Qsp值是不敏感的，我们取Qsp值为4.5，代入计算得M1、M1的Wopt。 取为0.37，则有、式分别得： 3.2.4噪声的优化 依据有关文献的探讨7，8,9，MOS管的最小噪声系数可以表示为： 在功率约束条件下可得到最优器件的栅宽表达式，如式,对于栅宽为Wopt的器件，功率约束条件下的噪声系数为 其中和与MOS管的沟道长度有关，由工艺
10、给出。 另外，为了为了进一步提高LNA的增益，利用一个小值并联网络代替大感值的栅极电感作为差分电路的负载阻抗10,11。综合考虑足够高的增益，足够多的线性范围和较低的功耗，LAN的工作电压1.8V，偏置直流电流0.7mA,功耗15mW。 4结论 本文通过对共源共栅结构LAN的探讨分析，从阻抗匹配、噪声系数、线性度、栅宽的最优化等方面对电路的性能进行了优化，设计出了一种2.0GHz的低噪声放大器。在0.18mCMOS工艺下，利用SpectreRF软件对电路进行了仿真，结果显示，LNA的功率增益、阻抗匹配、噪声系数和线性度等参数都达到了良好的性能。 【参考文献】1杨芳等译.现代无线系统射频电路好用
11、设计.卷II，有源电路与系统M.西安：西安电子科技高校出版社.2新型集成电路简明手册及典型应用M西安：西安电子科技高校出版社，20223陈贵灿，张瑞智，程军.大规模集成电路设计M北京：高等教化出版社，2022,7.4黄玉兰.射频电路理论与设计M.北京：人民邮电出版社，2022，10.5华成英，童诗白.模拟电子技术基础M.北京:高等教化学出版社,2022.56张炜，冯全源.一种新型输入匹配结构在低噪声放大器中的应用J.微电子学，2022,6：425-4277LEETH.ThedesignofCMOSradiofrequencyintegratedcircuits，secondeditionM.北
12、京：电子工业出版社，2022.8WesHayward;TickCampbell;Bob.著邹永忠，杨惠生，吴娜达等译.射频电路设计实战宝典M.北京:人民邮电出版社,2022.9黄智伟.射频功率放大器电路设计M.西安：西安电子科技高校出版社，2022-02-0110张炜，冯全源CMOS低噪声放大器中的输入匹配探讨与设计J.半导体技术，2022,6：486-48911曹克，杨华中，汪惠低电压低功耗CMOS射频低噪声放大器的探讨进展J.微电子学，2003,8：317-323 第8页 共8页第 8 页 共 8 页第 8 页 共 8 页第 8 页 共 8 页第 8 页 共 8 页第 8 页 共 8 页第 8 页 共 8 页第 8 页 共 8 页第 8 页 共 8 页第 8 页 共 8 页第 8 页 共 8 页