《大学课程《数字电子技术基础》试题及答案(三).docx》由会员分享，可在线阅读，更多相关《大学课程《数字电子技术基础》试题及答案(三).docx（17页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、大学课程数字电子技术基础试题及答案一、填空题组合逻辑电路1. 数字电路按逻辑功能的不同特点可分为两大类，即：逻辑电路和逻辑电路 。答：组合 、时序2. 从一组输入数据中选出一个作为数据传输的常用组合逻辑电路叫做。答：数据选择器3. 用于比较两个数字大小的逻辑电路叫做。答：数值比较器4. 驱动共阳极七段数码管的译码器的输出电平为有效，而驱动共阴极的输出电平为有效。答：低、高5. 一个 8 选 1 的多路选择器（数据选择器），应具有个地址输入端。答：3 个6. 编码器的逻辑功能是把输入的高低电平编成一个，目前经常使用的编码器有普通编码器和优先编码器两类。答：二值代码7. 译码器的逻辑功能是把输入的
2、二进制代码译成对应的信号，常用的译码器有二进制译码器，二十进制译码器和显示译码器三类。答：输出高、低电平874LS138 是 3 线8 线译码器，译码为输出低电平有效，若输入为A A A =110 时，输出Y Y Y Y Y Y Y Y应为（）。2 1 07 6 5 4 3 2 1 0答：10111111二、选择题1.74LS138是 3 线-8 线译码器， 译码输出为低电平有效， 若输入 A A A =1002 1 0时， 输出=。组合逻辑电路A、00010000 ，B、11101111C、11110111D、10000000答：B2. 在下列逻辑电路中，不是组合逻辑电路的是（）。A、译码器
3、B、编码器C、全加器D、寄存器答：D3. 在下列逻辑电路中，不是组合逻辑电路的是（）。A. 译码器B.编码器C.全加器D.寄存器答：D4. 八选一数据选择器组成电路如下图所示，该电路实现的逻辑函数是Y=。A. ABC + ABC + ABC + ABCB. ABC + ABCC. BC + ABCD. ABC + ABC + ABC + ABC答：D5. 七段显示译码器是指的电路。A. 将二进制代码转换成 09 数字B. 将 BCD 码转换成七段显示字形信号C. 将 09 数字转换成BCD 码D. 将七段显示字形信号转换成BCD 码答：B6. 组合逻辑电路通常由组合而成。A. 门电路B.触发器
4、C.计数器D.寄存器答：A7. 十六路数据选择器，其地址输入端有个。A. 16B. 2C. 4D. 8答：C8. TTL 集成电路 74LS138 是 / 线译码器，译码器为输出低电平有效，若输入为A2A1A0 =101 时，输出：为（）。A00100000 ；B. 11011111； C.11110111； D. 00000100答：B+0A A9. 用四选一数据选择器实现函数Y= 1A A0 ，应使。1A.D0=D2=0，D1=D3=1B.D0=D2=1，D1=D3=0C.D0=D1=0，D2=D3=1D.D0=D1=1，D2=D3=0答：A10. 一个 8 线-3 线优先编码器 74LS
5、148，输入是低电平有效，当输入最高位和最低位同时为1 而其余位为 0 时，则其输出编码应为（）。A110B001C100D000答： B11.8 3 线优先编码器（74LS148）中，8 条输入线 I I 同时有效时，优先级最高为 I 线，077则 Y Y Y210输出线的状态是（）A.000B.010C.101D.111答：A12. 引起组合逻辑电路中竟争与冒险的原因是（ ）A.逻辑关系错；B.干扰信号；C.电路延时；D.电源不稳定。答：C13. 一个 16 选一的数据选择器，其地址输入（选择控制输入）端的个数是（）A.1B.2C.4D.16答： C14. 半加器和的输出端与输入端的逻辑关
6、系是 （）A、 与非 B、或非 C、 与或非D、异或答：D15. 逻辑数F=A B +B C ，当变量的取值为（）时，将出现冒险现象。A.B=C=1B.B=C=0C.A=1，C=0D.A=0，B=0答：C16. 一个二十进制译码器，规定输出为低电平有效，当输入代码DCBA=1001 时其输出Y Y Y Y Y Y Y Y Y Y （）0 1 2 3 4 5 6 7 8 9 11111111100000000001 00000010011111110110答：17. 已知 74LS138 译码器的输入三个使能端（E =1， E=E=0）时，地址码 A A A =011，则输出 Y7Y 是() 。
7、012A2B2 1 0A. 11111101B. 10111111C. 11110111D. 11111111答：C18. 在二进制译码器中，若输入有4 位代码，则输出有个信号。（a）2（d）4（c）8（d）16 答：D三、判断题组合逻辑电路1. 组合逻辑电路有记忆功能。()2. 优先编码器的编码信号是相互排斥的，不允许多个编码信号同时有效。()3. 八路数据分配器的地址输入（选择控制）端有8 个。()4. 组合电路有记忆功能。（ ）5. 二进制译码器相当于是一个最小项发生器，便于实现组合逻辑电路。（ ）6. 八路数据分配器的地址输入（选择控制）端有8 个。（） 7.组合电路有记忆功能。（ ）
8、8. 寄存器、编码器、译码器、加法器都是组合电路逻辑部件。（）9. 约束项就是逻辑函数中不允许出现的变量取值组合，用卡诺图化简时，可将约束项当作1， 也可当作 0。（ ）10. 优先编码器只对同时输入的信号中的优先级别最高的一个信号编码。（ ）四、分析及画图题组合逻辑电路1. 分析如右图电路，写出逻辑式，列出真值表，指出逻辑功能。解：列出表达式F= Y+ Y+ Y+ Y11247= + ABC + ABC + ABC= A B C列真值表逻辑功能分析：该电路实现一个全加器，、为两个加数，为低位进位数，为和，为进位输出F= Y23+ Y+ Y+ Y567= B + ABC + ABC + ABC
9、= AB + BC + AC2. 分析如右图电路，写出逻辑式，列出真值表，指出逻辑功能。解：列出表达式（分）F = Y + Y112+ Y + Y47F = Y + Y + Y + Y23567= + ABC + ABC + ABC= A B C=B + ABC + ABC + ABC列真值表逻辑功能：该电路实现一个全加器，、为两个加数，为低位进位数，为和，为进位输出“1”S4. 如右图，分析用四选一数据选择器构成的电路，写出Y 的最简与或式。CC解：写出如下表达式I0I1四I2选I3一YA1 A0ABY = ABI + ABI + ABI + ABI0123= AB + ABC + ABC
10、+ ABC化简 AB + BC + BC 五、设计题1. 设计用 3 个开关控制一个电灯的逻辑电路，要求改变任何一个开关的状态都能控制电灯由亮变灭或者由灭变亮。要求用数据选择器来实现（用四选一数据选择器或八选一数据选择器）。解：以A、B、C 表示三个开关，0 和 1 表示开关的两个状态。Y 表示灯的状态，1 表示亮，0 表示灭。则根据题意得Y 与 A、B、C 之间逻辑关系的真值表：ABCY00000011010101101001101011001111Y = ABC + ABC + ABC + ABC采用 4 选 1 数据选择器，已知 4 选 1 数据选择器输出的逻辑式可写为：Y = A A
11、D+ A A D + A A D+ A A D1 0 01 0 11 0 21 0 3令数据选择器的输入为A1= A、A0= B、D = D03= C 、 D = D12= C ，则数据选择器的输出即为要求得到的函数。2. 设计一个检测电路，检测四位二进制码中 1 的个数是否为偶数，若偶数个为 1，则输出1，否则输出 0。要求用八选一数据选择器 74LS151 实现（其中 A2A0 为选择控制端（地址端）， 8 个输入数据 D0D7，输出端Y，E 为使能端，低电平有效。）解：(1)用 A、B、C、D 代表输入的四个二进制码，F 为输出变量，依题意可得真值表：(2) 根据真值表写出逻辑函数式：F
12、 = ABCD + ABCD + ABCD + ABCD + ABCD + ABCD+ ABCD + ABCD(3) 将上式与八选一数据选择器的逻辑式：2 1 00A AA )D +2 1 01( A AA )D +2 1 02( A A A )D +2 1 032 1 02 1 052 1 062 1 07Y = ( A AA )D+ ( A AA )D+ ( A A A )D+ ( A A A )D+ ( A A A )D对 照 ， 可 令 数 据 选 择 器 输 入 ： A= A, A= B, A= C ,D =D=D=D=D ,D = D12= D = D47= D ,2100356则
13、数据选择器输出即为F3. 试设计一个检测电路。该电路的输入是一位8421BCD 码。当输入的 8421BCD 码所对应的十进制数符能被 5 整除时，输出为 1，否则输出为 0。用与非门实现之。解：1. 由题意列出真值表：ABCDY00001000100010000110010000101101100011101000012.卡诺图化简：0010逻辑表达式为：Y = ABCD + BCD = ABCD BCD逻辑图：AB CDY4. 某工厂有三台机床序号为A、B、C，其功率消耗比率为 1：2：4，并分别由两台发电机X和 Y 供电。发电机 X 的输出功率与B 的功率消耗相同，发电机 Y 的输出功率
14、是X 的 3 倍。试用与非门和非门构成一个以最佳供电方式启、停发电机的逻辑电路。解：设机床 A、B、C 开机用 1 表示，停机用 0 表示；发电机X、Y 启动用 1 表示，停止用 0 表示。列真值表如下：ABCXY0000000101010100110110010101011100111111化简并变换得X = ABC ABC ABCY = AB C画逻辑图：(3 分)5. 试用非门和与非门设计一个两位二进制数比较电路。设输入A=A A ，B=B B 。输出为AB、AB)F(AB)1 10 1 01 0 0F= A B A B B A A B( AB)( AC PB CD ReaLDQAQB
15、Qc QoXxXX7 斗 1 6 1 的 功 韵 表LlIl|B Cpc11解：4. 试用JK 功能触发器，完成图所示的状态转换的同步时序逻辑电路设计。要求： （1）列出次态卡诺图；（3 分）（2） 状态方程、驱动方程；（3） 画出逻辑电路图。000-JtOOl-1-0l O -1 0 1 1 -J-100 一 1 0 1Q Q Q（2 1 0 ）解：(1) 卡诺图:Q * = Q Q = 0 Q + Q Q(2) 状态方程：221212Q* = Q Q = 0 Q + Q Q121121Q* = Q = 0 Q + 1 Q0010由 JK 触发器的特征方程：Q* = J Q + K Qi得到
16、驱动方程：iiiiJ = 0K = Q221J1 = 0K1 = Q2J 0 = 0K 0 = 1（3）逻辑电路图5. 用四位二进制计数器74161（其功能表见下表）实现60进制的计数器，画出电路连线图。输入CLRLDENTENPCPDCBA010d3d2d1d0 1111输出QD QC QB QA0000d3 d2 d1 d0计数110保持，CO=0110保持解:1)把两片 74LS161 芯片链接成 256 进制计数器。即：片1 的ENT=ENP=1,CLK=CP,作为低位;片 2 的 ENT=1,ENP=RCO(片 1)，CLK=CP,作为高位。2）根据要求可以采用同步置数法（也可采用异
17、步清零法）来设计60 进制计数器。取 S =S 状态产生置数信号,以同步置数法为例：把 0000000000111011 作为计数状N-159态，取两片的 00111011 状态作为置数信号。即：LD = Q Q Q Q Q, CR = 1 ，5 4 3 1 0片 1 的数据输入端 ABCD = 0000（接地）,片 2 的数据输入端 ABCD = 0000（接地）。3）画图。U1I:NFllCO立14161心 L四心 tI RtLK88CQDQ土 齐ED1cp6. 试用以下 74L161 二进制计数器并采用反馈置数 + 级连法构成 144 进制计数器。RD ABCETDRCORD ABCETE74L16174L161DRCOLECPCPPQDCPPLDABCQQQDQAQQBCQD解：5v 上 上RD ABCDRD ABCDETECPPCP74L161RCO LDETECPP74L161RCO LDQAQBQCQD1QAQBQCQD1&