《数字电路与系统分析第六章习题答案.doc》由会员分享，可在线阅读，更多相关《数字电路与系统分析第六章习题答案.doc（24页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、【精品文档】如有侵权，请联系网站删除，仅供学习与交流数字电路与系统分析第六章习题答案.精品文档.解：1）分析电路结构：该电路是由七个与非门及一个JKFF组成，且CP下降沿触发，属于米勒电路，输入信号X1，X2，输出信号Z。2）求触发器激励函数：J=X1X2，K=X1X2触发器次态方程：Qn+1=X1X2Qn+X1X2Qn=X1X2Qn+(X1+X2)Qn电路输出方程： Z= X1X2Qn+X1X2Qn+X1X2Qn+X1X2Qn3)状态转移表：输 入X1 X2S(t)QnN(t)Qn+1输 出Z0 00 00 10 11 01 01 11 10101010100010111011010014)
2、逻辑功能：实现串行二进制加法运算。X1X2为串行输入的被加数和加数，Qn为低位来的进位，Qn+1表示向高位的进位。且电路每来一个CP，实现一次加法运算，Z为本位和，Q在本时钟周期表示向高位的进位，在下一个时钟周期表示从低位来的进位。例如X1=110110，X2=110100，则运算如下表所示：LSBMSB节拍脉冲CPCP1 CP2 CP3 CP4 CP5 CP6 CP7被加数 X10 1 1 0 1 1 0加 数 X20 0 1 0 1 1 0低位进位 Qn0 0 0 1 0 1 1高位进位Qn+10 0 1 0 1 1 0本位和 Z0 1 0 1 0 1 16.2 试作出101序列检测器的状
3、态图，该同步电路由一根输入线X，一根输出线Z，对应与输入序列的101的最后一个“1”，输出Z=1。其余情况下输出为“0”。（1） 101序列可以重叠，例如：X：010101101 Z：000101001（2） 101序列不可以重叠，如：X：0101011010 Z：0001000010解：1）S0：起始状态，或收到101序列后重新检测。 S1：收到序列“1”。 S2：连续收到序列“10”。2）解：（1）列隐含表：进行关联比较得到所有的等价类为：AD，BC。最大等价类为：AD，BC，重新命名为a,b。3）列最小化状态表为：(b)解：1）画隐含表6.3.3：表6.3.1 题6.3的隐含表BCBDH
4、FDEGCAEADHFFGACHFEGBDAGFEDCB2）进行关联比较：AC,BD,EG,HF,之间互为等价隐含条件，所以分别等价。四个等价态重新命名为：a, b, e, h3)列最小化状态转移表6.3.4：表6.3.2 题6.3的最小化状态转移表S（t）N（t）/Z（t）X=0X=1ab/0h/0be/0a/1ea/0h/0he/1b/16.4 试画出用MSI移存器74194构成8位串行并行码的转换电路（用3片74194或2片74194和一个D触发器）。解：1）用3片74194：表6.3.3 题6.4的状态转移表2）用2片74194和一个D触发器状态转移表同表6.3.5。6.5试画出741
5、94构成8位并行串行码的转换电路表6.3.4 题6.5的状态转移表：Q0 Q1 Q2 Q3 Q4 Q5 Q6 Q7 Q8 M0 M1操 作启动F F F F F F F F1 1准备并入CP10 D0 D1 D2 D3 D4 D5 D6 D710准备右移CP21 0 D0 D1 D2 D3 D4 D5 D6 10准备右移CP31 1 0 D0 D1 D2 D3 D4 D5 10准备右移CP41 1 1 0 D0 D1 D2 D3 D410准备右移CP51 1 1 1 0 D0 D1 D2 D3 10准备右移CP61 1 1 1 1 0 D0 D1 D21 0准备右移CP71 1 1 1 1 1
6、 0 D0 D1 1 0准备右移CP81 1 1 1 1 1 1 0 D0 1 1准备并入解：激励方程：J1=K1=1； J2=Q1nQ3n，K2=Q1n J2=Q1nQ2n，K2=Q1n 状态方程：Q1n+1=Q1nCP Q2n+1=Q1nQ3nQ2n+Q1nQ2nCP Q3n+1=Q1nQ2nQ3n+Q1nQ3nCP状态转移表：表6.3.5 题6.6的状态转移表111序号Q3 Q2 Q1110010001000有效循环012345000001010011100101011100101偏离状态110111111000 状态转移图该电路具有自启动性。解：K=J=1K=J=XQK=J=(XQ)(
7、XQ)K=J=(XQ)(XQ)(XQ)Z=(XQ)(XQ)( XQ)(XQ)QQQQXJKJKJKJKQQQQZ0000011111111111111111011000000111001110011110000110101101011000000110001100011111100101101011011000000101001010011110000100101001011000000100001000011111111011100111011000000011000110011110000010100101011000000010000100011111100001100011011000
8、00000100001001111000000010000101100000000001QQQQXJKJKJKJKQQQQZ0000100000011000100001100001111001000010100000011001100011100111111010000100100000011010100101100001111011000110100000011011100111111111111100001000100000011100101001100001111101001010100000011101101011100111111110001100100000011110101101
9、100001111111001110100000011111111111111111111000006.8分析图6.8电路，画出其全状态转移图并说明能否自启动。解：1）该电路为异步时序电路，无输入控制信号，属于Moore型，其激励方程为：J1=1,K1=Q2n J2=Q3n, K2=1 J3=1, K3=Q2n小圈内对应Q1，其余应保持Q3n不变。次态方程为：Q1n+1=Q1n+Q2nQ1nCP, Q2n+1=Q3nQ2nCP, Q3n+1=Q3n+Q2nQ3nQ1,2)用卡诺图法求状态转移表： Q2nQ1n Q3n 00 01 11 10 Q2nQ1n Q3n 00 01 11 10 Q2n
10、Q1n Q3n 00 01 11 10010110111111111111 Q3n+1 Q2n+1 Q1n+1可得状态转移表6.3.8：表6.3.6 题6.8的状态转移表序号Q3 Q2 Q101234000011001110101偏离状态010001100101111101状态转移图：偏离态能够进入有效循环，因此该电路具有自启动性。逻辑功能：该电路是一个M=5的异步计数器。6.9用IKFF设计符合下列条件的同步计数器电路。当X=0时为M=5的加法计数器，其状态为0，1，2，3，4。当X=1时为M=5的减法计数器，其状态为7，6，5，4，3。解：所设计电路应为Mealy型。有输入控制信号X。1）
11、 列状态转移表6.3.9：表6.3.7 题6.9的状态转移表XQ3n Q2n Q1nQ3n+1 Q2n+1 Q1n+1Z00000111110000010100111001111101011000110010100111000001101011000111110000100001偏离态输出按任意项处理。2） 求激励方程： Q2nQ1n XQ3n 00 01 11 10 Q2nQ1n XQ3n 00 01 11 10 Q2nQ1n XQ3n 00 01 11 100010011001101FFF01FFF01FFF111111111111110FF1F10FF1F10FF1F Q3n+1 Q2n
12、+1 Q1n+1Q3n+1=Q2nQ1nQ3n+(Q2n+Q1n)Q3n 所以J3=Q2nQ1n， K3=Q2n+Q1nQ2n+1=(XQ1n+XQ1n)Q2n+（XQ1n+XQ1n）Q2n所以J2=XQ1n+XQ1n=XQ1n， K2=XQ1n+XQ1n=XQ1nQ1n+1=(Q3n+X)Q1n+XQ3nQ1n 所以J1=Q3n+X，K1=XQ3n本题未要求具有自启动性，所以可不检查自启动性，但必须有预置端，使计数器能进入有效循环。3）画电路图：6.10 试改用D触发器实现第9题所述功能的电路。解： 1） 列状态转移表：表6.3.8 题6.10的状态转移表XQ3n Q2n Q1nQ3n+1
13、Q2n+1 Q1n+1Z00000111110000010100111001111101011000110010100111000001101011000111110000100001偏离态输出按任意项处理。2） 求激励方程： Q2nQ1n XQ3n 00 01 11 10 Q2nQ1n XQ3n 00 01 11 10 Q2nQ1n XQ3n 00 01 11 100010011001101FFF01FFF01FFF111111111111110FF1F10FF1F10FF1F Q3n+1(D3)的卡诺图 Q2n+1(D2)的卡诺图 Q1n+1(D1)的卡诺图D3=Q2nQ1n+XQ1n+
14、XQ2n D2=XQ2nQ1n+XQ2nQ1n+ XQ2nQ1n+ XQ2nQ1n D1=Q3nQ1n+XQ1n+ XQ3n 3） 电路图略。6.11 试用JKFF设计符合图6.11波形，并且具备自启动性的同步计数电路。 CP 0 1 2 3 4 5 Q1 Q2 Q3解：1）根据波形列状态转移表 表6.3.9 题6.11的状态转移表Q3n Q2n Q1nQ3n+1 Q2n+1 Q1n+1CP0CP1CP2CP3CP4CP50000100111011101000100111011101000002) 根据状态转移表知：有6个有效状态和2个偏离态，偏离态的输出先按任意项处理，由此可得次态方程卡诺图
15、为： Q2nQ1n Q3n 00 01 11 10 Q2nQ1n Q3n 00 01 11 10 Q2nQ1n Q3n 00 01 11 100F101F10F1111F111F1F Q3n+1 Q2n+1 Q1n+1在上面卡诺圈的圈法下，检查自启动性：偏离态001的次态为110，偏离态111的次态是101，两个偏离态都能进入有效循环，因此,以此圈法设计的电路具有自启动性。 Q3n+1=Q1nQ3n+(Q1n+Q2n) Q3n J3=Q1n，K3=Q1n+Q2n Q2n+1=(Q3n+Q1n)Q2n+Q3nQ1nQ2n J2=Q3n+Q1n，K2=Q3nQ1n Q1n+1=Q3nQ2nQ1n+
16、Q2nQ1n J1=Q3nQ2n，K1=Q2n3) 电路图略。6.12 用四个DFF设计以下电路：（1） 异步二进制加法计数器。（2） 在（1）的基础上用复“0”法构成M=12的异步加法计数器。解：（1）（2）反馈状态为11006.13 用四个DFF设计以下电路：（1）异步二进制减法计数器。（2）在（1）的基础上用复“0”法构成M=13的异步计数器。解：（1）（2）状态转移图： 15 14 13 12 11 10 9 8 7 6 5 4 3 0反馈状态为0011，此状态为过渡态，在状态编码表中该状态不出现。为使电路具有自启动性，将Q4Q3也送入与非门。6.14 用DFF和适当门电路实现图6.1
17、4的输出波形Z。提示：先用DFF构成M=5的计数器，再用Q3、Q2、Q1和CP设计一个组合网络实现输出波形。 CP Z 000 001 010 011 100解：组合电路的真值表为：表6.3.10 题6.14的真值表Q3 Q2 Q1 CPZ00000001001000110100010101100111100010011000101100 Q1CP Q3Q2 00 01 11 100010111111FFFF10FFZ=Q3Q1CP+Q2Q1 M=5的计数器用异步计数器的脉冲反馈法得到：6.15 试用DFF和与非门实现图6.15“待设计电路”。要求发光二极管前3s亮，后2s暗，如此周期性重复。
18、解：即产生序列信号11100。用移存型序列信号发生器实现，状态转移表为：表6.3.11 题6.15的状态转移表Q3 Q2 Q1 D1 11111010000101100111D1的卡诺图为： Q2Q1 Q3 00 01 11 100F11F11F检查自启动性：000001, 010101011,三个偏离态都能进入有效循环，所以具有自启动性。由此可得D1的方程为：D1=Q2+Q1=Q2Q16.16 试写出图6.16中各电路的状态转移表。（a） (b)解：（a） (b) CR=Q3Q1 LD=Q3Q1表6.3.12 题6.16的状态转移表（a） (b)Q3 Q2 Q1 Q0Q3 Q2 Q1 Q00
19、00000010010001101000101011001111000100100110100010101100111100010011010 M=10 M=86.17 写出图6.17电路的状态转移表及模长M=?解：状态转移表：表6.3.13 题6.17的状态转移表Q3 Q2 Q1 Q000000011010001111000101111001111置3置7置11置15 M=86.18 试分析图6.18能实现M=?的分频。解：74161（1）的Q3接至74161（2）的CP，两74161为异步级联，反馈状态为（4C）H=76，又利用异步清0端，所以M=76。6.19试用74161设计循环顺序为
20、0,1,2,3,4,5,10,11,12,13,14,15,0,1的模长为12的计数电路。解： 思路：当计数器计到5时，产生置数信号，数据输入端D3D2D1D0接（1010）2，下一时钟周期进入10。为了使其具有自启动性，将Q3，Q1接入与非门。图 6.2.6.20 试用74161设计能按8421BCD译码显示的059计数的60分频电路。解：思路：先将两片74161分别接成M=10和M=6的形式，再让两者级联，实现M=610=60。CP M=6 M=106.21 试用TFF实现符合下述编码表的电路。 Q3 Q2 Q1 Q0000001000101011001111000110011011111
21、解：表6.3.14 题6.9的激励表 Q3n Q2n Q1n Q0nQ3n+1 Q2n+1 Q1n+1 Q0n+1T3 T2 T1 T0000001000101011001111000110011011111010001010110011110001100110111110000010000010011000111110100000100101111列各激励函数卡诺图： Q1Q0 Q3Q2 00 01 11 10 Q1Q0 Q3Q2 00 01 11 1000FFF00FFF011011111F111F10FFF101FFF T3=Q1Q0 T2=Q1Q0+Q3Q2 Q1Q0 Q3Q2 00
22、01 11 10 Q1Q0 Q3Q2 00 01 11 1000FFF00FFF01110111111111F1111F10FFF10FFF T1=Q0 T0=Q1+Q2Q0+Q3Q26.22 试分析图6.22（a）（b）2个计数器的分频比为多少？解：（a）J=Q3，K=Q3。状态转移表：表6.3.15 题6.22（a）的状态转移表Q0 Q1 Q2 Q3JK 000010000100101001010010100111000110101111011110101010100110011010010110 M=12 （b） 本例是两个中规模器件74161级联的电路，其电路特点：两片74161首先采
23、用置数法实现任意进制计数器；然后采用异步级联方式。第一级161的CP信号受外部时钟信号控制，第二级161的CP信号由第一级16l的进位输出端QCC控制，只有当第一级74161的QCC端由“1”到“0”时，第二级74161才工作。分析电路可知，第一级硼74161构成一个计数状态从10011111的7进制计数器，第二级7416l构成一个计数状态从01111111的9进制计数器。当第一级的QCC第一次由10时，第二级74161的时钟脉冲CP的上升沿到，开始计一个数，相当于计了1个7，当QCC第二次由10时，第二级74161计第二个数，相当于计了2个7，最终计了9个7所以此计数器电路的分频比为7 96
24、3分频。表6.3.16 题6.22（b）的状态转移表(a)第一级计数器状态转移表题 （b）第二级计数器状态转移表Q3 Q2 Q1 Q0Q3 Q2 Q1 Q01001101010111100110111101111011110001001101010111100110111101111 M1=7 M2=9 6.23 试说明图6.23电路的模值为多少，并画出74160（）的Q0、Q1、Q2、Q3端，74160（）的Q0和RD端的波形，至少画出一个周期。QCC解：M=15 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15()Q0()Q1()Q2()Q3()Q0 RD6.24
25、 试写出图6.24中各电路的状态编码表及模长。解：（1）异步清0，8421BCD码 （2）异步置9 5421BCD码表6.3.17 题6.24的状态转移表(a) (b)Q3 Q2 Q1 Q0Q0 Q3 Q2 Q1 00000001001000110100 M=5 00000001001000110100100010011100 M=86.25 试用7490设计用8421BCD编码的模7计数器。（1）用R01、R02作反馈端；（2）用S91、S92作反馈端。解：（1） （2）6.26 试用7490设计用5421BCD编码的模7计数器。（1）用R01、R02作反馈端；（2）用S91、S92作反馈端
26、。解： （1） （2）6.27 写出图6.27分频电路的模长解：M1=6，M2=8 电路的模长为6和8的最小公倍数24，即M=24。6.28 写出图6.28的模长及第一个状态和最后一个状态。解：M1=7，M2=8 电路的模长应为7和8的最小公倍数56，即M=56。6.29 图6.29是串入、并入串出8位移存器74165的逻辑符号。试用74165设计一个并行串行转换电路，它连续不断地将并行输入的8位数据转换成串行输出，即当一组数据串行输出完毕时，立即装入一组新的数据。所用器件不线，试设计出完整的电路。解：6.30 电路如图6.30所示，试写出其编码表及模长并说明理由。解：表6.3.18 题6.3
27、0的状态转移表Q3 Q2 Q1 Q0000000010010001101000101011001111000M=10，因为反馈状态为1100，在8421BCD码中不会出现。所以模长仍为10。6.31 现用信号为f1=100Hz的矩形波，试用两块7490将该信号变换成f0=2Hz的方波。解： M1=5（8421BCD） M2=10（5421BCD）6.32 试用一片7490和一个JKFF构成M=12的分频电路。并要求该电路的第一状态为0001。解：思路：一个JKFF可以构成M=2的计数器，将JKFF和7490异步级联构成M=20的计数器，取13的二进制码（01101）2为反馈状态。由于电路的第一
28、状态为0001，所以取JKFF构成的M=2的计数器输出为最低位权输出Q0。状态转移表为：表6.3.19 题6.32的状态转移表记录状态Q4 Q3 Q2 Q1 Q01234567891011120000100010000110010000101001100011101000010010101001011011006.33 在上题中，若要求其输出为8421BCD译码显示时，即计数状态为01，02，11，12编码。试再用一片7490和一个JKFF实现电路。解：状态转移表为：表6.3.20 题6.33的状态转移表显示状态Q4 Q3 Q2 Q1 Q0010203040506070809101112000
29、010001000011001000010100110001110100001001100001000110010其中Q4用来显示十位，Q3Q2Q1Q0用来显示个位。从状态转移表中可以看出Q4Q3Q2Q1为5421BCD码，因此将7490接成5421BCD码的形式。Q4Q3Q2Q1Q0的反馈状态为10011。6.34 试用一片7490和一片八选一数据选择器74151实现图6.14输出波形Z。 CP Z解：表6.3.21 题6.34的真值表Q3 Q2 Q1 CPZ00000001001000110100010101100111100010011000101100对卡诺图降维： Q1CP Q3Q2 00 01 11 10 Q1 Q3Q201001