《数字电子技术基础—试题—选择.doc》由会员分享，可在线阅读，更多相关《数字电子技术基础—试题—选择.doc（11页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、【精品文档】如有侵权，请联系网站删除，仅供学习与交流数字电子技术基础试题选择.精品文档.二、选择题： (选择一个正确的答案填入括号内，每题3分，共30分 ) 1.设图1中所有触发器的初始状态皆为0，找出图中触发器在时钟信号作用下,输出电压波形恒为0的是：（C ）图。 图 1 2.下列几种TTL电路中，输出端可实现线与功能的电路是（D ）。 A、或非门 B、与非门 C、异或门 D、OC门 3.对CMOS与非门电路，其多余输入端正确的处理方法是（D ）。 A、通过大电阻接地（1.5K） B、悬空 C、通过小电阻接地（1K） D、通过电阻接V CC 4.图2所示电路为由555定时器构成的（A ）。
2、A、施密特触发器 B、多谐振荡器 C、单稳态触发器 D、T触发器 5.请判断以下哪个电路不是时序逻辑电路（C ）。 图2A、计数器 B、寄存器C、译码器 D、触发器 6下列几种A/D转换器中，转换速度最快的是（A ）。A、并行A/D转换器 B、计数型A/D转换器 C、逐次渐进型A/D转换器 D、双积分A/D转换器 7某电路的输入波形 u I 和输出波形 u O 如图 3所示，则该电路为（C ）。 图3 A、施密特触发器 B、反相器 C、单稳态触发器 D、JK触发器 8要将方波脉冲的周期扩展10倍，可采用（C ）。 A、10级施密特触发器 B、10位二进制计数器 C、十进制计数器 D、10位D/
3、A转换器 9、已知逻辑函数 与其相等的函数为（D ）。 A、 B、 C、 D、 10、一个数据选择器的地址输入端有3个时，最多可以有（C ）个数据信号输出。 A、4 B、6 C、8 D、16 1、 在四变量卡诺图中，逻辑上不相邻的一组最小项为：（D ） A、m 1 与m 3 B、m 4 与m 6 C、m 5 与m 13 D、m 2 与m 8 2、 L=AB+C 的对偶式为：（B ） A 、 A+BC ； B 、（ A+B ） C ； C 、 A+B+C ； D 、 ABC ； 3、半加器和的输出端与输入端的逻辑关系是 （D ） A、 与非 B、或非 C、 与或非 D、异或 4、 TTL 集成电
4、路 74LS138 是 / 线译码器，译码器为输出低电平有效，若输入为 A 2 A 1 A 0 =101 时，输出： 为（B ）。 A . 00100000 B. 11011111 C.11110111 D. 00000100 5、属于组合逻辑电路的部件是（A ）。 A、编码器 B、寄存器 C、触发器 D、计数器 6存储容量为8K8位的ROM存储器，其地址线为（C ）条。 A、8 B、12 C、13 D、14 7、一个八位D/A转换器的最小电压增量为0.01V,当输入代码为10010001时，输出电压为（C ）V。 A、1.28 B、1.54 C、1.45 D、1.56 8、T触发器中，当T=
5、1时，触发器实现（C ）功能。 A、置1 B、置0 C、计数 D、保持 9、指出下列电路中能够把串行数据变成并行数据的电路应该是（C ）。 A、JK触发器 B、3/8线译码器 C、移位寄存器 D、十进制计数器 10、只能按地址读出信息，而不能写入信息的存储器为（B ）。 A、 RAM B、ROM C、 PROM D、EPROM 1以下式子中不正确的是（ C ） a1AA bAA=A c d1A12已知下列结果中正确的是（C ） aYA bYB cYAB d3TTL反相器输入为低电平时其静态输入电流为（ C ） a3mA b5mA c1mA d7mA4下列说法不正确的是（ C ） a集电极开路的
6、门称为OC门 b三态门输出端有可能出现三种状态（高阻态、高电平、低电平） cOC门输出端直接连接可以实现正逻辑的线或运算 d利用三态门电路可实现双向传输5以下错误的是（ B ） a数字比较器可以比较数字大小 b实现两个一位二进制数相加的电路叫全加器 c实现两个一位二进制数和来自低位的进位相加的电路叫全加器 d编码器可分为普通全加器和优先编码器6下列描述不正确的是（ A ）a触发器具有两种状态，当Q=1时触发器处于1态b时序电路必然存在状态循环c异步时序电路的响应速度要比同步时序电路的响应速度慢 d边沿触发器具有前沿触发和后沿触发两种方式，能有效克服同步触发器的空翻现象7电路如下图（图中为下降沿
7、Jk触发器），触发器当前状态Q3 Q2 Q1为“011”，请问时钟作用下，触发器下一状态为（ B ）a“110” b“100” c“010” d“000”8、下列描述不正确的是（ A ）a时序逻辑电路某一时刻的电路状态取决于电路进入该时刻前所处的状态。b寄存器只能存储小量数据，存储器可存储大量数据。c主从JK触发器主触发器具有一次翻转性d上面描述至少有一个不正确9下列描述不正确的是（B ）aEEPROM具有数据长期保存的功能且比EPROM使用方便b集成二十进制计数器和集成二进制计数器均可方便扩展。c将移位寄存器首尾相连可构成环形计数器d上面描述至少有一个不正确1将代码(10000011)842
8、1转换为二进制数（ B ）。A、（01000011）2 B、（01010011）2 C、（10000011）2 D、（000100110001）2 2函数的对偶式为（ A ）。A、（ B、；C、 D、3有符号位二进制数的原码为（11101），则对应的十进制为（ C ）。A、-29 B、+29 C、-13 D、+134逻辑函数的最简的与或式（ B ）。 A、AC+BD； B、 C、AC+B D、A+BD5逻辑函数的F=的标准与或式为（ A ）。A、 B、 C、 D、6逻辑函数Y（A，B，C）=的最简与或非式为（ A ）。A、 B、 C、 D、7逻辑函数Y（A，B，C，D）=其约束条件为AB+AC
9、=0则最简与或式为（ A ）。A、 B、 ；C、 D、8下图为TTL逻辑门，其输出Y为（ A ）。A、0 B、 1 C、 D、9下图为OD门组成的线与电路其输出Y为（ A ）。A、1 B、0 C、 D、10下图中触发器的次态方程Qn+1为（ A ）。A、A B、0 C、Qn D、n11RS触发器要求状态由0 1其输入信号为（ A ）。A、RS=01 B、RS=1 C、RS=0 D、RS=1012电源电压为+12V的555定时器、组成施密特触发器，控制端开路，则该触发器的回差电压VT为（ A ）。A、4V B、6V C、8V D、12V13为了将三角波换为同频率的矩形波，应选用（ B ）。A、施
10、密特触发器 B、单稳态触发器 C、多谐振器 D、计数器1. 十进制数85转换为二进制数为（ D ）A1001011 B1010011 C1100101 D1010101 2. 二进制数11011转换为十进制数为（ B ）A32 B27 C64 D128 4. 8421BCD码110011001表示十进制为（ A ）A33.2 B51.0125 C63.2 D51.25在下列一组数中，与相等的数是（ C ） A B（65）8 C 6下列数码均代表十进制数6，其中按余3码编码的是( C )A0110； B 1100； C10017 “异或”逻辑与以下哪种逻辑是非的关系( C )A“与”逻辑 B“或
11、”逻辑 C “同或”逻辑8 与两函数的关系为( C )A 相同 B对偶 C反函数9. n个变量，有多少个最小项( A )A2n B2n Cn 10. 利用三极管的截止状态和什么状态实现开关电路的断开和接通（ C ）A放大状态 B击穿状态 C饱和状态 D 导通状态 11. TTL门电路是采用以下什么设计的门电路（A ）A双极型三极管 B单极型MOS管 C二极管 D三态门 14.逻辑电路的分析任务是（ D ）A给定功能，通过一定的步骤设计出电路 B研究电路的可靠性C研究电路如何提高速度 D给定电路，通过一定的步骤说明电路的功能 15.组合逻辑电路不含有（ A ）A记忆能力的器件 B门电路和触发器
12、C门电路 D运算器16. 常用的一种3-8线译码器是（ B ）A74148 B74138 C7448 D74151 17.74138是（ B ）A时序逻辑器件 B组合逻辑器件 C定时器件 D整形器件 18.共阳型七段数码管各段点亮需要( C ) A高电平 B接电源 C低电平 D接公共端19. 由门电路组成的全加器是 ( B )A时序逻辑器件 B组合逻辑器件 C脉冲逻辑器件 D以上答案都不正确 20. TTL门电路的工作电源一般是（ B ）A25 v B+5V C3V18V 22.输入100Hz脉冲信号，要获得10HZ的输出脉冲信号需要用多少进制计数器实现（ B ）A100进制 B10进制 C
13、50进制 D5进制23.时序逻辑电路设计的任务是（ A ）A给定功能，通过一定的步骤设计出时序电路 B研究电路的可靠性C研究电路如何提高速度 D给定电路，通过一定的步骤说明电路的功能 24.计数器是（ A ）A时序逻辑器件 B组合逻辑器件 C定时器件 D整形器件25.以下何种电路具有记忆能力（ C ）A门电路 B组合逻辑电路 C时序逻辑电路 D多谐振荡电路26.时序逻辑电路一般可以分两类，即（ C ）A组合逻辑电路和时序逻辑电路 B门电路和触发器C同步型和异步型 D模拟电路和数字电路28时序逻辑电路通常由门电路和（ A ）组成。A 存储电路 B寄存器 C译码器 29.利用定时器555可以设计实
14、现（ B ） A全加器 B多谐振荡器 C寄存器 D译码器1、8421BCD码01101001.01110001转换为十进制数是：（ C ）A：78.16 B：24.25 C：69.71 D：54.562、最简与或式的标准是：（ C ） A：表达式中乘积项最多，且每个乘积项的变量个数最多 B：表达式中乘积项最少，且每个乘积项的变量个数最多C：表达式中乘积项最少，且每个乘积项的变量个数最少 D：表达式中乘积项最多，且每个乘积项的变量个数最多3、用逻辑函数卡诺图化简中，四个相邻项可合并为一项,它能：（ B ） A B C F0 0 0 00 0 1 10 1 0 10 1 1 01 0 0 11 0
15、 1 01 1 0 01 1 1 1 A：消去1个表现形式不同的变量，保留相同变量B：消去2个表现形式不同的变量，保留相同变量C：消去3个表现形式不同的变量，保留相同变量 表1D：消去4个表现形式不同的变量，保留相同变量4、已知真值表如表1所示，则其逻辑表达式为：（ A ） A：ABC B：AB + BC C：AB + BC D：ABC（A+B+C）5、函数F(A，B，C)=AB+BC+AC的最小项表达式为：（ B ）A：F(A,B,C)=m（0，2，4） B：F(A,B,C)=m（3，5，6，7）C：F(A,B,C)=m（0，2，3，4） D：F(A,B,C)=m（2，4，6，7）6、欲将一
16、个移位寄存器中的二进制数乘以（32）10需要（ C ）个移位脉冲。A：32 B： 10 C：5 D： 67、已知74LS138译码器的输入三个使能端（E1=1，E2A=E2B=0）时，地址码A2A1A0=011，则输出Y7 Y0是：（ C ） A：11111101 B：10111111 C：11110111 D：111111118、要实现，JK触发器的J、K取值应是：（ D ） A：J=0，K=0 B：J=0，K=1 C：J=1，K=0 D：J=1，K=19、能够实现线与功能的是：（ B ）A： TTL与非门 B：集电极开路门 C：三态逻辑门 D： CMOS逻辑门10、个四位串行数据，输入四位
17、移位寄存器，时钟脉冲频率为1kHz，经过（B ）可转换为4位并行数据输出。A：8ms B：4ms C：8s D：4s11、表2所列真值表的逻辑功能所表示的逻辑器件是：（ C ） 表2A：译码器B：选择器C：优先编码器D：比较器12、 图1所示为2个4位二进制数相加的串接全加器逻辑电路图，运算后的C4S4S3S2S1结果是：（ A ）A：11000B：11001C：10111D：10101图11和二进制数(111100111.001)等值的十六进制数是( B )A(747.2)16B(1E7.2) 16C(3D7.1) 16D(F31.2) 162和逻辑式相等的式子是( A )AAC+BB BC
18、CBD332位输入的二进制编码器，其输出端有( D )位。A. 256 B. 128 C. 4 D. 54n位触发器构成的扭环形计数器,其无关状态数为个( B )A2n-nB2n-2nC2nD2n-154个边沿JK触发器,可以存储( A )位二进制数A4B8C166三极管作为开关时工作区域是( D )A饱和区+放大区B击穿区+截止区C放大区+击穿区D饱和区+截止区7.下列各种电路结构的触发器中哪种能构成移位寄存器（ C ）A基本RS触发器B同步RS触发器C主从结构触发器8施密特触发器常用于对脉冲波形的（ C ）A定时B计数C整形1.在四变量卡诺图中，逻辑上不相邻的一组最小项为：（ D ） Am
19、 1 与m 3 Bm 4 与m 6 Cm 5 与m 13Dm 2 与m 8 2L=AB+C 的对偶式为：（ B ） A . A+BC B . (A+B)C C . A+B+C D. ABC 3属于组合逻辑电路的部件是（ A ）。 A编码器 B寄存器 C触发器 D计数器 4T触发器中，当T=1时，触发器实现（ C ）功能。 A置1 B置0 C计数 D保持 5指出下列电路中能够把串行数据变成并行数据的电路应该是（ C ）。 AJK触发器 B3/8线译码器 C移位寄存器 D十进制计数器 6某电路的输入波形 uI和输出波形 uO 下图所示，则该电路为（ C ）。 A施密特触发器 B反相器 C单稳态触发
20、器 DJK触发器 7. 三极管作为开关时工作区域是( D )A饱和区+放大区B击穿区+截止区C放大区+击穿区D饱和区+截止区8已知逻辑函数 与其相等的函数为（ D ）。 A. B. C. D. 9.一个数据选择器的地址输入端有3个时，最多可以有（ C ）个数据信号输出。 A4 B6 C8 D16 10.用触发器设计一个24进制的计数器，至少需要( D )个触发器。A3 B4 C6 D51下列电路中不属于时序电路的是 C 。A同步计数器B异步计数器C组合逻辑电路D数据寄存器2CT74LS290计数器的计数工作方式有 C 种。A1B2 C3 D433线8线译码器有 A 。A3条输入线，8条输出线B
21、8条输入线，3条输出线 C2条输入线，8条输出线D3条输入线，4条输出线4一个五位的二进制加法计数器，初始状态为00000，问经过201个输入脉冲后，此计数器的状态为 D 。A00111B00101C01000D010015若将一TTL异或门输入端A、B当作反相器使用，则A、B端的连接方式为 A 。AA或B中有一个接1BA或B中有一个接0CA和B并联使用D不能实现6.下列各种电路结构的触发器中哪种能构成移位寄存器（ C ）A基本RS触发器B同步RS触C主从结构触发器DSR锁存器7逻辑函数F(A,B,C) = AB+B C+AC的最小项标准式为（ D ）。AF(A,B,C)=m(0,2,4) B
22、F(A,B,C)=m(1,5,6,7)CF(A,B,C)=m (0,2,3,4) DF(A,B,C)=m(3,4,6,7)8设计一个把十进制转换成二进制的编码器，则输入端数M和输出端数N分别为（ C ）AM=N=10BM=10，N=2CM=10，N=4 DM=10，N=39数 字 电 路 中 的 工 作 信 号 为( B )。A直 流 信 号B脉 冲 信 号C随 时 间 连 续 变 化 的 电 信 号10 L=AB+C 的对偶式为：（ A ） AA+BC B.(A+B)C C. A+B+C DABC 1数字电路中的工作信号为（ B ）。A随时间连续变化的电信号B脉冲信号C直流信号2逻辑符号如图
23、一所示，当输入，输入B为方波时，则输出F应为（ C ）。图二图一A“1”B“0”C方波3逻辑图和输入A，B的波形如图二所示，分析在t1时刻输出F为（ A ）。A“1”B“0”C任意4图三逻辑电路为（ A ）。A与非门B与门C或门D或非门图四图三5逻辑电路如图四所示，输入A0，B1，C1，则输出F1和F2分别为（ D ）。ABCD6AB+BC+CA的“与非”逻辑式为（ B ）。A BC7逻辑电路如图五所示，其逻辑功能相当于一个（ C ）。A“与”非门B“导或”门C“与或非”门图五8与二进制数10101010相应的十进制数为（ C ）。A110B)210C1709时序逻辑电路中一定是含（ A ）A
24、触发器B组合逻辑电路C移位寄存器D译码器10用n个触发器构成计数器，可得到最大计数长度是（ D ）AnB2nC2nD2n-11已知某电路的真值表如下表所示，则该电路的逻辑表达式为（ C ）。ABCDABCYABCY000010000011101101001101011111112三输入、八输出译码器，对任一组输入值其有效输出个数为（ C ）。A3个B8个 C1个D11个3JK触发器要实现Qn+1=1时，J、K端的取值为（ D ）。AJ=0,K=1BJ=0,K=0CJ=1,K=1DJ=1,K=04.逻辑函数F=( A )。A.BB.AC.D.5五个D触发器构成环形计数器，其计数长度为（ A ）。
25、A.5B.10C.25D.326同步时序电路和异步时序电路比较，其差异在于后者（ B ）。A.没有触发器B.没有统一的时钟脉冲控制C.没有稳定状态D.输出只与内部状态有关7十六路数据选择器的地址输入（选择控制）端有（ C ）个。A16B2C4D88一位8421BCD码译码器的数据输入线与译码输出线的组合是（ C ）。A46B110C410D249能实现脉冲延时的电路是（ B ）。A多谐振荡器B单稳态触发器C施密特触发器10有一个左移位寄存器，当预先置入1011后，其串行固定接0，在4个移位脉冲CP作用下，四位数据的移位过程是（ A ）。A10110110110010000000B1011010
26、10010000100001、一位十六进制数可以用 C 位二进制数来表示。A .1 B. 2 C. 4 D. 162、逻辑函数的表示方法中具有唯一性的是 AD 。A .真值表 B.表达式 C.逻辑图 D.卡诺图3、要使TTL与非门工作在转折区，可使输入端对地外接电阻RI C 。A.RON B.ROFF C.ROFFRIRON D.ROFF4、在下列逻辑电路中，不是组合逻辑电路的有 D 。A.译码器 B.编码器 C.全加器 D.寄存器5、下列触发器中，没有约束条件的是 D 。A.基本RS触发器 B.主从RS触发器 C.同步RS触发器 D.边沿D触发器6、8位移位寄存器，串行输入时经 D 个脉冲后，8位数码全部移入寄存器中。A.1 B.2 C.4 D.87、多谐振荡器可产生 B 。A.正弦波 B.矩形脉冲 C.三角波 D.锯齿波8、寻址容量为16K8的RAM需要 C 根地址线。A.4 B.8 C.14 D.16 E.16K9、用二进制码表示指定离散电平的过程称为 D 。A.采样 B.量化 C.保持 D.编码10、当用异步I/O输出结构的PAL设计逻辑电路时，它们相当于 A 。A.组合逻辑电路 B.时序逻辑电路 C.存储器 D.数模转换器