《电磁兼容与PCB设计.doc》由会员分享，可在线阅读，更多相关《电磁兼容与PCB设计.doc（23页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、【精品文档】如有侵权，请联系网站删除，仅供学习与交流电磁兼容与PCB设计.精品文档.1 PCB层次上的屏蔽1.1 PCB层次上的屏蔽1.1.1 PCB上采取屏蔽措施的原因(1) 在PCB上完成屏蔽不仅节约成本，而且体积小，重量也会最轻；在设备外壳上的屏蔽的花费将会10倍于PCB层次上的花费。(2) 随着芯片体积的不断缩小，PCB上元器件的密集度越来越高，为了使一个产品获得良好的运行水平，不得不采取屏蔽措施。(3) 当产品中有无线通信模块时，他会倾向于对产品中的其它敏感电路的干扰；另外，产品中的接收天线接近开关模式转换器和数字信号处理器这类躁扰电路时，也会影响无线通信。PCB上屏蔽技术在无线通信
2、中是非常有价值的技术。(4) 现在无线通信设备的天线多数安装在产品的内部，所以不能再外壳上屏蔽，取代的是PCB上的屏蔽。(5) 产品的外壳由于安装了电缆连接器，可移动存储设备插座等被切割出许多孔隙，在PCB上的屏蔽可以降低外壳屏蔽的要求。1.1.2 PCB上屏蔽综述(1) 把一个五面体的导电屏蔽罩壳安置在PCB的一个电路区域上，通过PCB上的通孔在沿着它的周边，以多点电器搭接的方式搭接到PCB内的一个参考平面。这个内部参考平面为0V参考面，进入或离开屏蔽罩壳的印制线条要么加以屏蔽，要么加以滤波，屏蔽罩壳与PCB表面的狭长空隙需要使用导电密封衬垫连接。上图(2) 当使用通孔镀敷PCB结构时，在参
3、考平面另一侧的通孔将延伸进屏蔽罩壳的内部，由于通孔周围的净空孔在参考平面上穿越将会降低屏蔽有效性。微化孔PCB技术在垂直PCB的方向上采用了并不穿越PCB的盲孔和埋孔的镀孔技术，从而使得无孔洞的参考面成为可能，它可以使PCB上下两个面的隔离程度非常高，从而获得极高的屏蔽有效性。1.1.3 PCB上屏蔽罩壳的类型(1) 传统上的屏蔽罩壳由镀锡钢板、黄铜或铜铍合金的金属薄板制成，围绕它的四周有多个插针，用于焊接到镀敷的通孔上。它们通常有一个带搭扣的盖子，可以打开对内部的元器件更换或测量。(2) 近年来各种材料和尺寸的商品化表面安装屏蔽罩壳可以很容易的从市场上购得，其中包括不带移去盖子的金属屏蔽罩壳
4、，这种罩壳具有较小的孔隙，屏蔽有效性较好。另外，塑料成型技术已经变成电磁兼容应用技术中一个相当活跃的研究和发展领域。压铸成型的屏蔽罩壳形成导电涂层的工艺是在塑料薄板上用银这样的导电印剂制成网状或整个平面，或者用其它金属形成一个平板导电层，然后将具有导电层的塑料薄板切割或热塑成所要求的形状。使用的印剂必须具有足够的抗拉伸度，以保证金属薄膜不会开裂。有些公司使用电镀金属的碳纤维代替使用导电涂层的塑料薄板。1.1.4 PCB上屏蔽罩壳的固定和安装(1) 传统：传统的通孔金属屏蔽罩壳只能使用手工焊接到PCB内部的地六个平面。(2) 表面安装金属屏蔽罩壳是用自动回流焊装配工艺完成的，罩壳的表面通常会有许
5、多一定模式的小孔，以帮助焊接过程中温度均衡。(3) 导电密封衬垫可以与屏蔽罩壳一起使用，两面都具有导电胶的密封衬垫(以硅胶或环氧树脂作为基本材料)都可以用来使屏蔽罩壳保持在PCB上。非粘结剂的导电密封衬垫不需要沿着一个屏蔽罩壳的四周形成连续的搭接，非连续的、多点搭接也是常用的方法。(4) 最新的很有吸引力的发展技术是“Gore屏蔽GS5200热和电气接地垫”，它不仅能提供对第六面参考面的搭接，而且还会帮助在屏蔽罩壳内部元器件的散热。1.1.5 屏蔽罩壳的材料(1) 传统上采用冲压成型、拉伸成型或折叠成型的金属薄板制成。(2) 近年来屏蔽罩壳可以在塑料基板上印制导电油墨来形成，导电油墨印制成导电
6、网，使用带有或不带有基板的金属网，还可以在塑料基板上沉积金属膜来形成。在采用网状屏蔽屏蔽的场合，网格的几何尺寸所决定的某个频率以上都会造成屏蔽有效性的下降，网格尺寸越大，屏蔽有效性越差。(3) 挤压成型、钳夹型和焊接型的真空喷镀塑料屏蔽罩壳(导电材料基本材料是锡和铝)，这种屏蔽罩壳对环境的影响较小。1.1.6 屏蔽罩壳上的孔洞和缝隙(1) 产生孔洞的原因：折叠金属结构中的缝隙、用于对屏蔽罩壳内的原件调节预留的小孔、防止焊接爆裂的预留孔、屏蔽罩壳主体与第六面的PCB参考平面之间电器搭接间的间隔以及环绕通孔周围的净空孔。(4) 由屏蔽罩壳与PCB内电层之间的孔隙部分会暴漏在PCB表面上部的空气中，
7、部分处于PCB内，在最差的情况下，最好保守地假定这样的孔隙全部处于PCB材料中。为了消除多点搭接形成的孔隙，可以使用导电密封衬垫和导电胶连接PCB和屏蔽罩壳。这样密封衬垫和PCB之间不会存在孔隙，但仍然面临密封衬垫与参考面之间的缝隙。1.1.7 截止频率下的波导技术以上所讨论的孔隙都是假定屏蔽材料的厚度与他们的长度和宽度相比是可以忽略不计的情况。当一个孔隙的长度和宽度小于一个波长的1/10的场合，增加屏蔽罩壳和密封衬垫的厚度将降低孔隙的泄漏，改善屏蔽有效性。当孔隙本身的厚度与孔隙对角线或直径尺寸相比拟时，屏蔽有效性的改善会明显的增加。在GHz的频率上，空气中波导的截止频率由150/g给出，PC
8、B中波导的截止频率由70/g给出。是孔洞的最长尺寸(对角线或直径)，单位是mm，一个频率仅为截止频率的60%以下，截止频率下波导的衰减估算值约为27d/g(dB)，d是波导深度也即是隔离线条的宽度或屏蔽罩壳的厚度。在截止频率以下的波导中不允许存在任何导体，否则该导体将会降低屏蔽有效性。PCB中波长的计算：一个频率为f的信号，在空气中传播时波长为300/f，(波长单位是mm，频率单位是GHz)，在PCB中的波长大约是空气中的波长的一半为150/f。屏蔽罩壳上一个面上的孔隙数目加倍时，在垂直于该表面方向上屏蔽有效性下降约6dB。举例：边长为50mm的正方形，要求3GHz时，屏蔽有效性不低于20dB
9、。空气=300/f=300/3GHz=100mm，PCB=50mm，PCB/100=0.5mm，存在有一个直径0.5mm的孔洞是可获得34dB的屏蔽有效性。应为孔洞的数量增加一倍，屏蔽有效性降低6dB。存在有8个这样的孔洞时，屏蔽有效性会低于20dB，甚至会使屏蔽有效性降为0。即使加上导电密封衬垫，密封衬垫与参考平面的狭长孔隙在50mm的四个边上会形成远远多于8个孔洞。所以只有考虑使用截止频率下的波导技术。假设孔洞的最大尺寸为2mm。波导截止频率75/g=75/2mm=37.5GHz37.5GHz60%=22.5GHz，大于3GHz。当密封衬垫与参考面有2mm的重叠时，也就是隔离线条的宽度或屏
10、蔽罩壳的厚度为。屏蔽有效性为：27d/g=276/2=81dB81dB-34dB=47dB与20dB的屏蔽有效性，这是一个很好的数值。1.1.8 近场对屏蔽的影响当孔隙处于源的近场区域时，屏蔽有效性的值将会远小于假定在远场条件下计算出来的值。为了决定近场屏蔽有效性要求使用计算机模拟得出，为了减小近场的影响应该遵循3个原则：(1) 假如要求一个器件或线条的屏蔽有效性超过40dB的话，要求元器件或线条与屏蔽罩壳之间的间距远大于2L，这里的L是屏蔽罩壳上孔隙的最大尺寸。(2) 使所有的孔隙尺寸最小化。(3) 保持孔隙之间的相互间隔距离尽可能地远。为了达到最佳PCB屏蔽效果，应该使用微化孔PCB技术代
11、替通孔镀敷PCB技术。1.1.9 空腔谐振假如某些频率的半波长的整数倍正好等于屏蔽罩壳相对的两个边之间的距离时，在一个屏蔽罩壳形成的空腔内可发生谐振。最低频率的计算公式如下：f=150/L或f=150/W，L、W分别为空腔尺寸的长和宽。空腔谐振的危害：会引起屏蔽罩壳所覆盖的电路之间耦合度的增加，屏蔽罩壳的屏蔽有效性也会降低。降低空腔谐振的办法：(1) 使用几何长度和宽度要比所关心最高频率的半波长小得多的屏蔽罩壳，这可以提高空腔谐振的最低谐振频率。将一个屏蔽罩壳内部再分割若干个较小的屏蔽舱，不仅提高谐振频率，还可以降低电路间的串扰。(2) 避免使用屏蔽罩壳的长度、宽度和高度有着简单比例的关系。当
12、半波长的整数倍正好等于相对的两个边之间的距离的公倍数时，会产生更大频率的空腔谐振。理想情况下长宽高的比例应该是无理数比如黄金分割。(3) 可以使用微波吸收材料，这类材料掺有铁氧体颗粒的合成橡胶，一般厚度为12mm，用黏结剂粘贴在屏蔽罩壳的内表面，作用是将磁场能转换为热，从而吸收掉屏蔽罩壳内潜在形成的谐振磁场和电场。1.2 互连接和屏蔽(1) 线条的屏蔽：要使屏蔽有效性不降低，对于进出屏蔽罩壳的导线要么加以屏蔽，要么进行滤波，或同时使用这两种技术。对导体进行屏蔽采取的办法是沿着它的屏蔽导体的全周长与它所穿越的屏蔽体的隔离壁完成360的电气搭接。由于屏蔽罩壳的四周是通过通孔固定在PCB的参考面上的
13、，所以也就完成了对线条的屏蔽，需要强调，通孔必须是镀敷孔，通孔间隔距离不大于/30为原则，越靠近线条的两侧效果就越好。(2) 电缆的屏蔽：一根屏蔽电缆进出PCB屏蔽罩壳的情况下，它的连接器或衬片必须与屏蔽罩壳上沿着穿越该屏蔽电缆的孔的四周形成电气搭接，而且还要沿着电缆屏蔽导体的周长完成360电气搭接。(3) 在一个导体已经是滤波导体的场合，滤波器的中心位置必须与导体穿越屏蔽体的穿越点对其。导体的输入和输出端分别对称地处于屏蔽壁的两侧。滤波器的地位于导体穿越点的屏蔽表面上并要求使用表面安装的馈通滤波器，每个馈通滤波器必须安置在它两边通孔的中心位置，也就是通孔对称地位于它的两侧。(4) 一个器件诸
14、如A/D转换器、光耦合器、共模扼流圈或滤波器阵列穿越屏蔽区域边界，要是所有输入插针位于一侧，输出插针位于另一侧，滤波器以骑跨的方式安装在0V隔离线条上，屏蔽罩壳的屏蔽壁上要开有“鼠洞”，以便器件穿出。选择器件时，插针的排列方式要重点考虑。1.3 屏蔽和散热技术的结合可以把散热器的金属基极作为屏蔽罩壳的盖子，此时屏蔽罩壳本身只是四面屏蔽壁而已。散热器的基极要具有高电导率，而且要避免接触面出现锈蚀导致电气搭接失败。2 PCB层次上的滤波2.1 PCB层次上滤波技术的综述单根信号线滤波器的基本类型有：(1) 串联电阻或串联电感。(2) 旁路电容。 (3) 电阻性T型（RCR）或电感性T型（LCL）。
15、(4) 电容电阻（CR）或电容电感（CL）。(5) 电阻型（CRC）或电感（CLC）。当要完成滤波的频率超过几个MHz时，一半使用软性铁氧体控制器来代替电感；当频率范围为1MHz1GHz时绕在一个软铁氧体心上的CM扼流圈所提供的射频共模噪声的衰减一般都会优于一排单个的软铁氧体。PCB布局时，最好选用可容纳多导体的共模扼流圈来代替一排导体或铁氧体心，必要时甚至采用两次衰减，比如一排电阻加上一排铁氧体。2.2 高性能的滤波需要完整的RF参考面一个完整的实心的内部金属参考面也为滤波提供了一个高质量的RF参考面，没有这样的一个参考面存在，滤波性能将会受到影响。2.3 单级低功率和信号滤波器设计相互连接
16、的设备的所有组成部件中，在没有采用良好的金属平板作为参考的场合，对一个非屏蔽离板连接器/电缆进行滤波的最佳选择是使用一个串联电阻或软铁氧体抑制器来作为它离板前的最后元器件。设计要点如下：(1) 把衰减器元器件排列成行(列)在频率超过100MHz时，这种仔细的布局对最佳衰减性能是至关重要的，铁氧体的交错排列布局会引起在它们已滤波和未滤波的端头之间的寄生耦合电容的增加，可能使铁氧体完全丧失滤波作用。如果没有足够的空间整齐布局电阻和铁氧体时可以使用集总铁氧体阵列或把铁氧体同时布局在PCB的两个层面上，要求顶层和底层铁氧体排列在几何上完全对称。在使用一个CM扼流圈的场合，要保证扼流圈的输入和输出连接分
17、离的越远越好。RC或LC滤波器中的电容也要整齐地布置在电阻或铁氧体排行的后面，这些电容器的0V端头使用短而粗的线条通过通孔连接到0V参考平面上，电容端头推荐使用焊盘中的通孔技术。(2) 对离板地导体进行滤波地连接中也要安装有设置有用于安装铁氧体的焊盘，假如使用CM扼流圈的话，则必须使所有的离板导体同时穿越它，至少在具有若干个CM扼流圈的情况下，每个信号加上它的指定返回导体应该如此。(3) 减小0V参考面部分滤波器区域割去了0V参考面，割去的部分最远仅达到电阻、铁氧体或CM扼流圈端子的“电路边”的交界处。连接器/电缆的端子会增加它们的寄生电容，以及在高频条件下会降低它们的滤波性能的缘故。这样还会
18、防止外部导体中的噪声与PCB的0V参考面之间出现不希望的耦合，不割去0V参考面会牺牲电阻、铁氧体或CM扼流圈的滤波性能。将连接器或电缆通过一个电容连接到0V参考面的滤波器，则不应该具有割去部分0V参考面的连接器或电缆区域。(4) 连接器区域中不应该有其它线条或元件滤波元件和线条之间的寄生电容和互感能够造成离板连接器或电缆的滤波作用全部抵消的后果。因此在多层PCB的任何层次上的这个区域中都不允许有任何其它线条、元件或电源参考面存在。在该区域中的0V参考面没有被割去的情况下，也必须如此。(5) 连接器区域的屏蔽连接器区域屏蔽罩壳切开的一面必须完成于连接器面板内部表面的多点电器搭接，最好是采用导电的
19、密封衬垫，即使是仅希望给PCB罩上一个普通的、非屏蔽的塑料壳的情况下，在EMC设计时，要采用镀有金属表面或金属表面喷涂的塑料或者在屏蔽盒的内表面敷上一层金属箔。(6) 使用屏蔽来改善滤波性能假如PCB屏蔽罩壳的隔离壁是与0V参考面的几何截止边缘对齐的话，串联电阻、铁氧体或CM扼流圈的滤波器性能将会得以改善，串联的电阻、铁氧体可以通过鼠洞伸出。在一个PCB的屏蔽罩壳覆盖整个连接器区域，该屏蔽罩壳应该包括有内部隔离壁将连接器区域与其他区域分开，隔离壁的位置与0V参考面的几何边缘对齐，它的上面应该开有为电阻、铁氧体伸出的鼠洞。屏蔽罩壳没有完全覆盖整个连接器区域的场合，屏蔽壁也应该是屏蔽罩壳的一部分，
20、并搭接到屏蔽罩壳上。(7) T型滤波器T型滤波器的连接器区域要延伸到串联电阻和铁氧体几何尺寸的一半，隔离壁可以沿着串联电阻、铁氧体或CM扼流圈排列的中心线安排，也可以沿着电容器排列的中心线安装，鼠洞安装的位置最好是电容器的排列位置。在频率高到300MHz以上可以使用改善滤波性能的三端电容，这是要有一个0V隔离线条，将滤波器的中心端子与它焊接在一起，还要求以相等间隔分布在每个滤波器件两侧的通孔，隔离壁应该完成与0V隔离线条的电气搭接。T型滤波器的输入和输出回路分享相同的电容，两个回路会形成耦合，可以使用两个间隔很远的半值电容来降低耦合，半值电容最大距离应为/10，可以防止两个半值电容之间电流环路
21、产生谐振。使用集总T型滤波器时中心端子必须直接焊接到一个0V隔离线条上，隔离线条上还存在两个通孔，并以等距离被设置在每个滤波器件的两边。隔离壁应该沿着0V隔离线条设置。使用IC封装的集总滤波器可以节省大量的PCB面积，并且在300MHz以上时，性能要比分列元件好，隔离壁仍要设置在这类器件的中心部位。2.4 屏蔽连接器的滤波当使用屏蔽的离板连接器/电缆并具有360的屏蔽搭接端头时，在电缆的另一端头很可能不需要使用滤波器，如果有必要采用滤波器，首先在这个端头通过一个电容接到0V参考面，随后采用的也仅是电容、RC、LC或型滤波器，并且连接器周围的0V平面也不用割去。2.5 离板连接器的设置所有离板导
22、电互连接都要设置在PCB的边缘，并要求尽可能靠近在一起，有时设置在PCB相邻的两个边上，尽量使它们靠近PCB的拐角上。目标要将离板连接器之间的CM电位差降低到最低。3 PCB与底板的搭接3.1 PCB与底板搭接的简介典型的电子设备大多是采用将PCB固定到一个导电的底板结构上，至少设有一个电气搭接点，搭接点大多设计在将带有0V参考面的PCB固定在底板的紧固件处，或接近于外部电缆连接器的位置。有时PCB和它的底板之间要求电气上的隔离，这时使用电容器完成搭接。3.1.1 什么是底板金属支撑结构，比如金属罩壳的壁或底面，以及散热器将会被考虑是PCB的底板，如果这些支撑是塑料的，只有被制成导电的情况下才
23、能作为底板，参考面搭接到底板上，有助于EMC性能的改善，底板使用铸造成型金属或薄板金属底板形成搭接效果会更好。3.1.2 什么是搭接搭接指的是射频搭接，是为了改善EMC性能在所关心的频率上的一个低阻抗连接。射频上的低阻抗搭接是一个金属面压在另一个金属面上所形成的搭接，在射频上点接触比金属面接触阻抗要高。每个搭接点直径至少为3mm，不存在阻焊剂的PCB焊盘搭接到内部0V参考面，然后通过一个搭接用金属衬垫用紧固件固定在底板上。接触面要求具有良好的导电性，不允许出现锈蚀，最还使用锡形成镀层。搭接尽可能靠近每一个输入输出连接器处，并且至少有一个RF搭接设置在最高速或最为躁扰的器件临近。屏蔽连接到一个P
24、CB的地方，屏蔽导体以360搭接方式在它进入单元或设备的那一点搭接到底板上。使用电容搭接时由于引线电感、焊盘、线条和通孔的存在，会形成串联谐振，在串联谐振频率以上，电容的阻抗随着频率的升高而增加。3.1.3 混合型搭接搭接的类型：直接搭接、容性搭接、为阻尼结构的谐振而使用电阻的搭接。3.2 把PCB搭接到0V平面的作用3.2.1 降低转移阻抗当一个信号返回电流流经一个PCB的0V结构时，不可避免地存在有阻抗，它的存在会引起PCB不同部位出现电压差异，电压以共模形式出现，CM电压和电流是引起EMC问题的主要原因，完整的0V平面具有较低的阻抗，因此RF的CM电位差和电场发射都会降低。电流转换成不希
25、望的CM电压或电压装换成不希望的电流的阻抗称之为转移阻抗。在离板导体被设置在PCB的不同部位时，0V参考面变得特别有价值，它能降低PCB不同部位之间的CM电位差。通过耦合将外部电磁环境的RF电流注入PCB的条件下，这时离板导体是主要注入源，0V结构中具有较低的转移阻抗的话，它所导致的信号电压噪声也就会比较低。一个设计良好的0V参考平面的转移阻抗比一根线条本身的阻抗小好几个数量级。采用多点搭接的方式把0V平面搭接到底板上会比单独使用一个0V参考面的情况下所获得的转移阻抗进一步降低，金属底板电阻比一个PCB的一个铜质平面电阻低的多。搭接时至少要在PCB的0V参考面的四个角上以及在每个离板导体进出点
26、附近将0V参考面搭接到它的底板进一步降低它的转移阻抗。3.2.2 更好地控制边缘场在0V系统是一个平面的场合，所有的发射都来自该平面的边缘，所以，有时也称这类发射为边缘场。RF电压源：在0V系统中流通的信号返回电流就是一个RF电压源；RF电流在电路的外部电源（即AC电源）阻抗中流动是产生RF电压的另一个源；电路信号的频谱有一些RF成分，数字信号中总是包括有RF信号；在晶体管和IC本身中（特别是安装有散热器的场合）的RF电压分量。0V参考平面搭接到底板的另一个原因是减少它们之间的电位差。3.3 PCB和它的底板靠近的优点PCB的0V参考面和它们临近底板，两者之间越是靠近，它们与外部电磁环境的耦合
27、度就越低。确保两只之间的间距减小到远小于半波长。PCB与它的底板越是靠近，搭接的阻抗就越低，它可以降低PCB与底板之间的电感，帮助返回的CM电流更加迅速地返回PCB，它还可以提高空腔形成的空腔谐振的频率。3.4 控制PCB与底板间的空腔谐振3.4.1 为什么会形成空腔谐振谐振问题是由于随着频率的增高，波长的长度短到可以和结构的几何尺寸相比拟的条件下引起的，谐振发生时，一个结构的确与它的外部电磁环境形成很好的耦合。它还会造成PCB上的电路与设备的其它部位之间耦合度的增加，这种现象经常被称之为串扰。通常我们最关心的是最低的一个谐振频率f最低=150（L2+W2-1）其中L、W分别表示长和宽，单位是
28、mm，频率的单位是GHz。3.4.2 波长准则原则上要它们的几何尺寸小于/10，谐振就不会发生。由/10准则所给出的几何尺寸等效于100mm乘以真实的上升时间，单位是ns，也可以是下降时间，取两者之间较小的值。对于CMOS和TTL这类饱和逻辑值，数据手册中给出值除以10来作为设计数据标准，对于非饱和器件如ECL，将数据手册中的值除以4即可。3.4.3 增加搭接点的数目来提高谐振频率使PCB与底板搭接点之间的间距不大于/10，无法使用足够的搭接点时，减小PCB与底板间的搭接间距直到最低的谐振频率高于所关心的最高频率为止。3.4.4 扩展谐振频率的宽度来降低它的峰值幅度在长度和宽度方向上的不同空腔
29、的谐振是不同的，由多点搭接所形成的多个较小的空腔的谐振频率也不一致。采用不规则搭接位置的安排来分散谐振频率将会降低最严重谐振频率的峰值幅度，所牺牲的是频谱上存在较宽的谐振。3.4.5 通过设计来避开引起问题频率上的谐振每个空腔谐振总是覆盖着一定的频率范围，只有当PCB电路的发射频率位于这个范围时才会引起问题，大多数电路在时钟的基波频率和谐波频率上会有着最高的发射电平，所以要通过仔细设计使时钟频率不会落入任何谐振频率范围内。3.4.6 使用电阻来阻尼空腔谐振电阻性PCB与底板的搭接来阻尼空腔谐振和降低谐振尖峰的幅值，电阻会把谐振时流经它的高电流转化为热，从而引起谐振频率上的较大损耗，达到降低谐振
30、峰值幅度。使用电阻的缺点会在非谐振频率上降低EMC性能的缺点。电阻的选择在47100之间，一个设计良好的PCB-底板阻尼结构一半不会引起太大的EMC问题。3.4.7 使用吸波器来阻尼空腔谐振掺有碳或铁氧体的材料（通常为合成橡胶）可以用来吸收RF能量，当把它置于一个空腔的内部，能够把电磁能转化为热，可以降低谐振的的振幅，从而降低了谐振频率上的发射。最佳安装位置是搭接点位置，谐振条件下，这些位置的电场场强最强。普通的铁氧体材料不能代替掺有碳和铁氧体的合成橡胶材料。3.4.8 降低容性搭接阻抗与使用电容性搭接相关联的附加电感，可以通过使用辐射状安排在搭接位置四周的多个电容予以降低，这时的电感以并联方
31、式出现，确保了它们之间的互感可以相互抵消，总电感简单的仅为一个电容性搭接所形成的电感值除以所使用电容器的数目3.5 子板与小背板以上的情况及其解决办法也都同样适用于子板和小背板，把子板/小背板以某种密集度的方式搭接到主机板就足够了。但通过使用内板连接器的整个长度上把两个板的0V参考面采用多个0V插针搭接在一起将会进一步改善搭接性能，小背板/子板和它的主机板之间的搭接是以直线方式通过主机板搭接到底板时，效果最佳。4 0V参考平面和电源参考面4.1 参考面简介在PCB上的一个参考面是一个完整的实心铜质薄板，它绝对不是一个铜质充填或地网络。参考面的功能：(1) 它们提供的是非常低的阻抗，这意味着在R
32、F情况下，他可以为器件和电路提供稳定的参考电压。就PCB线条而言每1mm就会约有1nH电感，当线条长度为10mm的线条在1GHz的频率时感抗约为63，当我们需要从一个参考电压向器件提供高频电流时需要一个平面来分布参考电压。(2) 在PCB上安装有容性滤波器的场合，为了频率在几个MHz的情况下获得良好的性能，参考平面提供的低阻抗通路是关键。(3) 它们会促使RF电流沿着发射最低和最不敏感的通路返回。返回RF电流沿着具有最低整体阻抗的通路流通，整个电流环路具有最低的电感值，同时这个通路与发送通路具有最高电容值。(4) 它相当于一个镜面，为不靠近边界或孔洞的原件和线条提供屏蔽效应，元件或线条距离平面
33、越近，屏蔽效果就越好。(5) 当频率处在是以RF搭接到平面上，它们会降低连接电缆的CM发射。RF搭接是导体和平面之间的直接搭接也可以是一个容性搭接。搭接点就位于由平面所覆盖的导体离开该区域的那一点，导体携载信号的情况下，搭接电容要小到不会损害信号完整性为原则（电容会使阻抗减小，引起阻抗的不连续性，一起反射的增加），通常会在这个RF搭接电容的一端或两端上串联有电阻或软铁氧体。4.2 参考平面的设计问题4.2.1 参考面尺寸0V参考平面应该在PCB的四周尽可能地向外扩展延伸。为了延伸它的0V平面，值得把PCB制作大到超过PCB的元器件安装面。原因是RF返回电流会在线条的临近平面层中沿着线条走线。密
34、度最高的电流处在线条的直接下部，也会分布到线条路径的两侧，大约有95%返回电流沿着走线中心带状区域流通，返回电流的宽度大约是平面-线条间隔的3倍或线条本身宽度的三倍，取两者中的较小值。在信号上升沿或下降沿快于2ns时，沿着线条路径两侧离开任何平面边沿或裂缝至少10mm远。4.2.2 参考面中的孔洞和缝隙的处理参考面中任何缝隙和孔洞对EMC来讲都是有害的，它们的存在会增加阻抗阻止返回RF电流的自由流通。PCB布局的指导思想是：PCB上不允许有任何最大尺寸大于所关心的最高频率的波长的1/10的缝隙和孔洞存在。通孔周围的净空孔会增加平面阻抗，所以，组焊盘应该设计的尽可能地小。另外PCB上的焊盘不应该
35、相互合并在一起，那样会形成更大的缝隙和槽。当PCB上有大量贯穿孔和通孔时，要小心防止的组焊盘出现合并或侵占线条返回通路的出现。4.2.3 网格化面和铜质填充一个铜质填充不是一个平面，假如在PCB上存在有一个完整的铜质0V参考面，可以通过通孔把另一个平面上铜质填充连接到完整的0V参考面上，要求至少每个/10上有一个这样的连接，为所关心最高频率的波长。有时使用一个交叉网状栅格来代替一个完整的实心铜质平面（这种做法称之为铜平衡），用来避免PCB在焊接工艺流程中弯曲变形。交叉网状栅格获得的效益无法与一个完整的实心铜质平面相比，使用完整铜质平面情况下，必须形成正确的PCB叠层，来形成一个对称结构，防止焊
36、接弯曲。防弯曲也可以在PCB的每一层使用铜质充填，但铜质充填要个每/10的距离连接到一个完整的铜质0V参考面。4.2.4 元器件与平面连接所形成电感最小化(1) 缩短所有线条的长度，焊盘中的通孔为最佳。(2) 加宽所有线条的宽度，每毫米长度上的电感将会按照线条宽度增加平方根降低。比如，线条宽度增加4倍，电感值降低一半。(3) 降低在PCB叠层中平面和元件的距离。(4) 把携载相反方向电流的贯穿孔或通孔（比如0V和电源插针）安排得尽可能靠近。使两个孔之间的互感最大化，抵消一部分局部电感。(5) 以并联方式使用多个贯穿孔或通孔，所降低的电感量比前列的要大得多，它们之间的间距越大效果就越好。(6)
37、增加一个镀敷孔的直径会降低它们的局部电感，电感值降低一本，孔的直径要增加4倍。使用高密度PCB技术，焊盘中通孔是普遍采用的技术，通孔的直径一般都很小，而且是一种盲孔，它的一端终止于一个金属壁上，而不是贯穿整个PCB。4.2.5 隔热衬垫隔热垫使用一个很细的线条把贯穿孔的圆柱体连接到平面层的平面上，但隔热垫会增加平面连接的阻抗，在使引线型元件的场合，阻抗的增加并不显得那么严重（引线本身阻抗高得多），这些隔热垫对表面安装元件却是一个严重的问题。隔热垫应仅使用与以引线元件相关联的贯穿孔，它不应该用于表面安装元件的平面连接。4.2.6 器件的设置IC和其它半导体电气运行会在周围形成强局部场，这些场与导
38、体形成耦合的地方，会引起共模电流，这些共模电流必须尽可能快地返回到最初形成它们的硅结，参考面就是共模电流最佳返回通路。IC及其它半导体器件和晶体都不应该布置在平面的边缘、裂缝或缝隙附近。频率高于200MHz的模拟信号或上升下降时间短于2ns的器件，要求使用一个处于IC下面，至少延伸并超过它的周边一位5mm的完整平面。在躁扰器件下面的小面积0V参考面会有所帮助，但必须与一个内部0V参考面相连接。4.2.7 充填和网格2层PCB时，最佳布局是将所有线条设计在一个层面上，通常是元件层，而尽可能使用第二层形成一个完整的0V参考面，在线条交叉的地方，最好使用导线跨接元件，假如线条必须潜行于0V参考面中，
39、越短越好。在无法使用一个完整的0V参考平面的场合，应该建立一个0V网格，并且波长不小于最大网孔尺寸的10倍f=15/D比如一个0V网孔层，最大对角线D=20mm，在频率为75MHz范围内都会给出某种程度的有用控制，某种程度上的有用控制并不意味着它的使用所获得的性能将会与使用一个完整的铜质薄板所获得的性能。为了在一个两层的通孔镀敷PCB上获得网孔化的0V平面，通常的做法是把两层的网孔线成垂直交叉布局，然后在两个层面上完成0V充填，最后再把上下层的铜质充填用通孔连接在一起形成网格。4.2.8 0V参考面中的谐振所有的导体都有取决于它们边缘周围介质阻抗的电气谐振频率，最低的谐振频率由f=150/D求
40、出。在它的谐振频率上，一个0V参考平面表现为一个有效的天线，引起发射的增加和抗扰度的变坏。在0V参考面谐振引起问题的场合，可能会需要把0V参考面按照一些出现问题的电路分割成一些面积较小的参考面区域。但如何处理信号和电源跨越已分割的平面之间的缝隙则至关重要。4.2.9 参考平面对中空腔谐振在PCB叠层中，经常把0V平面和电源平面设置为相邻的平面，以便为IC供电电源提供高频去耦合，但平面对也具有会形成空腔谐振这样的缺点。产生谐振时，有些地方的阻抗可能会远远大于正常值，这些位置之间的电压差远远高于非谐振条件下的值。最低的一个谐振频率可以从f=75/D求出，为了防止所关心的频率范围内空腔谐振的发生，为
41、了防止谐振的发生可采用以下的办法：(1) 所有的0V平面都应该使用通孔连接在一起，间隔距离不应大于所关心最高频率波长的1/10。(2) 0V/电源平面对通过去耦电容器缝合在一起，不过分列式去耦电容器在频率超过500MHz时，由于引脚电感，去耦效果会受到很严重的限制。(3) 可以在PCB的叠层中把0V和电源层设置的尽可能地近，降低边缘场，间距减半，发射也可以降低一半。(4) 可以通过使用电阻来代替某些平面间的通孔的方法来增加阻尼，这些电阻的阻值通常都在210之间。在0V电源平面对的情况下，可以采用去耦电容配置串联电阻的方法。电阻应该被设置在产生谐振的热点上，这些位置应该使用计算机模拟或实验求得。
42、(5) 将铁氧体吸波材料制成颗粒状掺入PCB的介质中也可以帮助衰减谐振的峰值。(6) 通过仔细设计平面的形状，尽管他不会对最低谐振频率产生影响，但对一些较高频率的谐振则会产生一些有益的影响。避免长度和宽度的比是简单的整数，长宽比推荐使用黄金分割，避免细长形状的平面。4.2.10 降低来自参考面对的侧边发射当平面处于谐振状态时，在它们的边缘上出现边缘场发射。降低侧边发射的方法有以下几种：(1) 有一种称之为20H准则，20H准则要求除了主0V参考平面本身之外的所有的参考面都要比主要0V参考面小20H，这里的H代表他们之间的层距。(2) 使用一个去耦合墙也可以降低0V/电源平面对的边缘场发射，这些
43、电容（值通常在100pF10nF之间）就设置在电源平面的整个周边上，主0V平面的周边向内缩入20H。(3) PCB隔离环，隔离环要求在PCB的两个外部层面沿着主0V参考面的整个周边上形成宽隔离线条。不仅是这两根宽隔离线条，还有所有的0V参考面都要通过一个通孔墙或边缘镀敷连接在一起。隔离线条越宽，发射就越低。隔离环区域内的0V平面必须一直延伸到区域的边界，并且两个隔离线条的外部边沿对齐，隔离线条宽至少3mm，任何可能的地方都要延伸到PCB区域中，隔离环都必须通过一定的间距的通孔连接到主0V平面上，通孔的间距应小于/50。在使用分割0V平面的场合，每个平面区域都应该有一个通孔墙环绕着它。(4) P
44、CB的侧边镀敷技术在沿着0V平面的周边边缘把隔离环线条和0V平面连接在一起。4.2.11 为主动信号或电源选择正确的通孔位置与通孔关联的返回电流激发了在平面对中的空腔谐振，要把携载最为主动信号（如时钟和读取脉冲）的线条尽可能安置在单一的一个PCB层面上的重要原因。空腔谐振频率上通孔设置在低阻抗的位置来使通孔所激发的电流最小化，对于呈现低阻抗的位置需要使用计算机模拟。最为主动的信号线条应按照以三明治方式夹在两个平面之间的带状线布线，驱动这些主动线条的器件也应该被安置在空腔谐振引起低阻抗地方。4.2.12 如何变更线条的层次与线条相关联的RF平面返回电流被集肤效应强迫在最为靠近线条的平面表面中流通
45、。当线条跳到靠近另一个具有相同电压的不同平面走线，在非常靠近线条变更层次的位置增设一个将两个平面连接在一起的通孔。当一个线条跳到临近的另一个具有不同电压的平面走线的场合，重要的是要在两个平面之间安装去耦电容，并且其位置应该非常靠近4.2.13 用于安装DC/DC变换器和时钟的原件层面元件安装层面的0V平面上形成一个分离的，专门用于DC/DC变换器元件安装的小面积0V平面，只以单一一个大孔径的通孔或若干个较小的通孔与一个主0V平面相连接。4.3 0V参考面的分割已经不再是一个良好的实践关键是要做到必须跨越分割的0V平面的线条本身的发送和返回电流布线一定要非常靠近，小型电容器、电阻器或零欧姆连接间
46、距不应该超过所关心最高频率波长的1/10，线条必须跨越一个分割的0V或电源参考面的情况，低频模拟或电源极易受到RF干扰的，任何情况下，采用开关模式电源转换器或数字时钟电路都会有共模RF电流在它们所有线条中流通，假如一个线条必须跨越平面间的一个分割的话，则必须为其提供一个在技术工艺可能达到的最为靠近发送通路的返回通路，每个线条的发送和返回电流通路必须加以滤波，从而使它们通带限制与它们所携载的信号相吻合，使得分割可以继续为其它频率提供隔离，在带宽必须处于最宽，而无法采用滤波器的场合，返回通路线条的宽度必须是信号线条宽度的3倍，返回通路线条不仅要处在一个相邻层面上，并且还要位于发送信号线条下面的中心
47、位置，CM扼流圈把发送和返回通路以相同的绕向缠绕在一个磁芯上，它们对DM电流几乎没有任何影响，但却在CM电流的通路中设置了一个阻抗，这使CM扼流圈成为一个用于信号必须跨越平面分割间隙场合的理想器件。4.4 全屏蔽PCB组件通过把隔离环线条进行广泛地延伸，就可能使得他们形成屏蔽大部分PCB的顶部和底部的0V平面，这时的隔离环称之为隔离平面也许更为确切些，PCB安装屏蔽罩壳以及屏蔽电缆需要屏蔽良好的连接器与其配合使用，并且围绕着它们的周边搭接到0V平面或PCB屏蔽罩壳的隔离壁上将隔离平面与这些技术结合起来一起使用就可以形成全屏蔽PCB组件。顶部隔离平面的所有区域都必须与底部隔离平面（和通孔壁或边缘
48、镀敷）以及所有其它内部0V平面通过分布在整个PCB面上的，间距为/10的通孔连接在一起，防止谐振发生。5 包括掩埋电容在内的去耦合技术5.1 去耦合简介PCB上需要非常低阻抗的电源分配网络来为PCB上的元器件提供DC电压。从而IC和晶体管所要求的电源的波动不会引起电场或磁场过度的发射，电流的波动由以下因素引起：(1) 与信号负载有关的杂散寄生电容由器件终端、引线框架、搭接导线以及半导体内部的本征电容引起的杂散寄生电容，它的总电容量非常小，约有几十pF而已。由于这些与负载的增加有关电容的充放电所引起的瞬态电流也会造成来自电源总线的发射电平。(2) 在图腾柱器件中的穿透电流在图腾柱类型驱动器电路的开关瞬间会引起穿透电流，图腾柱中的上部和下部晶体管会同时导通，造成电源总线的短路。(3) 核心处理噪声在IC内部与电源总线有关的电感引起的电压噪声会出现在它的内部0V和电压参考上，这些噪声称之为地反弹和限值反弹，这些噪声会出现在IC的所有输入和输出插针上，成为共模噪声发射的一个组成部