《基于FPGA的GPS接收机的架构设计与研究 优先出版.doc》由会员分享，可在线阅读，更多相关《基于FPGA的GPS接收机的架构设计与研究 优先出版.doc（6页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、第 39 卷第 12 期 能 源 与 环 保 Vol. 39 No. 12 2017 年 12 月 China Energy and Environmental Protection Dec 2017 基 于 FPGA 的 GPS 接 收 机 的 架 构 设 计与 研 究 ， ， ， 李 敏 易 飞 年安君 马曙光 （ 国网蚌埠供电公司，安 徽 蚌埠 233000） 摘要： 针对目前采用 ASIC 芯片的 GPS 接收机的算法固化、硬件架构难以改变和扩展性差的缺点，提 出了一种基于 FPGA 的 GPS 接收机的架构设计。该 GPS 接收机采用嵌入软核处理器的现场可编程 阵列器件（ FPGA）
2、 芯片上完成 GPS 信号捕获、跟踪、解算等一系列操作和运算 大大提高了， GPS 接 收 机的集成度、扩展性和兼容性。经过测试表明，该 GPS 接收机在单频、单点的条件下能够可靠实现符 合预期的定位功能，具有一定的工程实用性。 关键词： FPGA； GPS； 信号捕获 信号跟踪 延迟环路； ； ； 位同步 中图分类号： TN851 文献标志码： A 文章编号： 1003 0506（ 2017） 12 0168 04 Architecture design and research on GPS receiver based on FPGA Li Min， Yi Fei， Nian Anjun
3、， Ma Shuguang （ State Grid Bengbu Electric Power Supply Company， Bengbu 233000， China） Abstract： Aiming at the shortcomings of the algorithm of GPS receiver using ASIC chip， the hardware architecture was difficult to change and the difference was poor， this paper presents a FPGA receiver based on FP
4、GA architecture design The GPS receiver uses a field programmable array device（ FPGA） embedded in the soft-core processor to complete GPS signal acquisition， tracking， solution and a series of operations and operations， greatly improving the GPS receiver integration， scalability and compatibility Th
5、e test shows that the GPS receiver can meet the expected positioning function reliably under the condition of single frequency and single point， and has cer- tain engineering practicability Keywords： FPGA； GPS； signal capture； signal tracking； delay loop； bit synchronization 数字中频信号具有较好的处理效率，因此这种架构 G
6、PS 接收机作为卫星定位系统的用户端设备， 的 GPS 接收机具有速度快的优点，但是使用 DSP 专 其主要作用是使用射频模块接收 GPS 信号，通过对 用芯片也存在算法固化且硬件结构 难以改变的局限 接收的数字中频信号进行码相位和载波处理实现信 性。随着导航技术的发展，特别是北斗导航技术的 号捕获，并利用跟踪环路对信号进行实时跟踪，最后 发展，对 GPS 接收机提出了能够灵活兼容不同的中 对接收到的基带信号进行计算，获取伪距测量值和 频数字信号处理算法的要求，因此目前的接收机难 导航电文，实现对二维空间位置、速度以及时间信息 以满足日益增长的 GPS 接收机扩展性的需求 。 的解算 。 根据
7、上述考虑，提出了一种基于 FPGA 的 GPS 目前主流的 GPS 接收机的基本架构由 3 个主 接收机的架构设计。基于 FPGA 技术的 GPS 接收机 要部分组成： 接收较弱的卫星信号的 F 前端； 是在硬件上采用高性能的现场可 编程门阵列器 件 采用数字信号处理专用芯片（ DSP） 对接收的数字中 （ FPGA） ，使得低成 本地加载不同的数字信号算 法 频信号进行基带处理； 由微处理器执行对接收机 程序成为可能，在不降低 GPS 接收机工程实用性前 收稿日期： 2017 08 03 ； 责任编辑： 陈鑫源 DOI： 10 19389 /j cnki 1003 0506 2017 12
8、035 作者简介： 李 ： 敏（ 1968 ） ，女，江苏苏州人，高级工程师，现从事电力系统通信网络的建设运维及管理工作。 ， ， ， FPGA GPS J ， 2017， 39 （ 12） ： 168 -171 引用格式 李敏 易飞 年安君 等基于 的 接收机的架构设计与研究 能源与环保 Li Min， Yi Fei， Nian Anjun ， et al Architecture design and research on GPS receiver based on FPGA J China Energy and Environmental Pro- tection， 2017， 39
9、（ 12） ： 168 -171 168 。 DSP 0 引言 5 -9 1-5 2017 年第 12 期 李 敏，等 ： 基于 FPGA 的 GPS 接收机的架构设计与研究 第 39 卷 提下提升了 GPS 接收机拓展性 。 在基于 FPGA 的 fTN） （ 2） GPS 接收机里， FPGA 除 了可以加载中频 基带信号 算法以外，也可以嵌入软核微处理器以执行导航定 位等应用运算，从而可以在单片 FPGA 芯片上实现 大部分的 GPS 接收机信号处理和定位计算部分，在 提高 GPS 接收机的集成度、稳定性的 基础上，保证 了信号处理的实时性，使其能够在单频、单点等较为 苛刻的条件实现符合
10、预期精度的可靠定位。 1 GPS 接收机架构设计 基于 FPGA 的 GPS 接收机的架构如图 1 所示。 图 2 信号捕获算法流程 其结构主要由 F 射频模块和基于 FPGA 的信号处 Fig. 2 由式（ 2） Signal acquisition algorithm flow 可知，该算法通过把 FFT 运算等效为 理模块 2 部分组成，其中在 FPGA 模块中采用在系 统编程技术嵌入了一个软核微处理器 Nios 。图 1 所示的 GPS 接收机架构使用 FPGA 完成大部分的卫 星导航信号的处理和运算工作，这使得 GPS 接收机 的具有扩展性好、体积更小、便于升级等优点 。 图 1 基
11、于 FPGA 的 GPS 接收机架构 Fig. 1 GPS receiver architecture based on FPGA 2 基带信号处理 2. 1 信号捕获算法 由于信号 在传 输过 程中 的多 普勒 效应，造成 GPS 接收机的 F 射频模块所捕获的信号和卫星信 息发射信号之间客观存在一定的频率差。依据信号 多普勒频移的 性质，基于并行码相位的信号捕获算 法的流程如图 2 所示。 数字中频输入信号载波频率的频偏为 0 时确定 载波 NCO 频率依据。和输入信号混频后的载波信 号的表达式为： y（ n） = Ax（ n） e （ 1） 式中， A 为混频信号的幅值； f 为载波信号
12、的多普勒 频移； T 为采样周期； x（ n） 为经过 C / A 码调制后的 载波序列。 对 y（ n） 进行离散傅里叶变换： Y（ k） = FFT（ y（ n） ） = y（ n） e = AX（ k n = 0 10-15 j2fnT N 1 j2kn/ N X（ k） 移位计算，将传统并行码算法的多次运算效率 较低的 FFT 计算转换 1 次 FFT 计算和多次运算效 率更高的移位运算，同时通过预先保持本地 C / A 码 的傅里叶变换及其共轭运算结果，以及多通道共享 y（ n） 的 FFT 变换结果，使得在信号捕获中的实际运 算量只有 1 次 FFT 运算和少量 IFFT 运算，较
13、大幅 度 地提高了捕获速度，也节省了 FPGA 的逻辑运算资 源。 2. 2 捕获时间计算 信号捕获算法的效率在较大程度上取决于 FP- GA 的逻 辑运算 时间。在 本文 所述的 GPS 接收 机 中，捕获算法的计算时间由 FPGA 所嵌入的微处理 器 Nios 内核的时钟频率和 FFT 运算点数所决定 的。假定 Nios 的时钟频率为 100 MHz，采用频率 为 4 096 MHz，则 FFT 单次计算时间为： 100 10 并行信号捕获算法是对所有的 C / A 码 相位采 用 FFT 方法进 行逐一搜索。每个码相位进行 1 次 FFT 计算 一共有， 2 046 个码相位，因此捕获算
14、法的 运行时间为： t = 2 046 tFFT = 335 217 ms （ 4） 基于载波多普勒频移的并行码相位信号捕获算 法在进行信息捕获时，只需进行 1 次 FFT 计算和少 量的 IFFT 计算，其中 IFFT 计算数量和通道数相同。 因此该算法的信号捕获时间为： t = 13 tFFT = 2 130 ms （ 5） 对比式（ 3） 和式（ 4） 可以看出，基于载波多普勒 频移的并行码相位信号捕获算法能够大幅度提升信 号捕获算法的效率。 169 8 192 2 t = =163 84 s （ 3） 6 2017 2. 3 年第 12 期 能 源 与 ： 环 保 第 39 卷 信息跟
15、踪 卫星信号捕获完成以后，为了能够保证卫星信 式 = arctan Q I ps （ 7） 号的稳定，持续解调出导航信息，需要采用延迟环路 锁定和锁相环技术对卫星频率和码相位进行跟踪， 以抵消由于卫星和接收机相对运动造成的信号多普 勒频移和码相位的变化，实现在接收机本地产生的 载波和 C / A 码与卫星传送的载波和码字同步。延 迟环路锁定和锁相环的原理如 3 所示。 ps 该算法基于二象限 反正切计算，在高和低信噪 比时都具有较好的跟踪性能，且输出相位差的斜率 与信号幅值没有关联性。 3 系统实现 前端 F 射 频 单 元 采用 市 场 上 成 熟 的 模 块 XN203。利用在系统编程技术
16、在 FPGA 上嵌入 Nios 处理器。信号捕获和信号跟踪功能由 FPGA 底层 嵌入单元完成，然后通过数据总线与 Nios 软核连 接。 GPS 接收机的系统框架如图 4 所示。 图 3 跟踪环路原理 Fig. 3 Principle of tracking loop 图 4 GPS 接收机系统框架 图 3 中相关器部分是由基于 FPGA 的硬件逻辑 Fig. 4 GPS GPS receiver system framework 2 电路实现，控制部分的功能由软核微处理器 Nios 接收机的软件由基带模块和解算模块 个 实现。 码跟踪环的实现机制是用本地的超前码、即时 码和滞后码与输入信号
17、相关，通过对相关后的 3 种 码进行鉴别运算确定码相位的误差。鉴别算法原理 是被超前加被滞后包络所归一化的超前减去滞后包 络。该算法对误差小于 1 /2 基码的输入信号具有较 好的跟踪性能。鉴别算法的计算公式。 槡 E E 槡 L L 式（ 6） 中， CP 为码相位误差，即实时复制 C / A 码 E L 滞后支路的非相干积分值。 由于 GPS 信号经过载波和码信号分离处理后， 保留的 50 Hz 导航数据调制信号可能出现跳变，为 了适应导航数据位跳变所造成的输入信号转相，采 用对 I、 Q 信号相位变化有较强滞回效应的 COSTAS 环对载波进行跟踪。 COSTAS 环的相位鉴别算法公 1
18、70 子模块组成。基带模型实现 GPS 信号捕获、跟踪、 位同步等 功能。基于相 关器的 积分 时间为 1 ms， GPS 软件中设置一个 0 5 ms 的 中断，即每隔 0 5 ms 运行一次基带模块线程，实现对相关器参数及时更 新。基带模块的算法流程如图 5 所示。 图 5 基带模块算法流程 Fig. 5 Base band module algorithm flow 2 2 2 2 I + Q I + Q E E L L CP = （ 6） 2 2 2 2 I + Q + I + Q C/ A ； I I 2017 年第 12 期 李 敏，等 ： 基于 FPGA 的 GPS 接收机的架构
19、设计与研究 第 39 卷 4 测试分析 在静态单点环境下对 GPS 接收机的定位误差 。 GPS L1 更换前端射频模块以及优化相对应的信号处理算法 加以弥补。 5 结语 进行测 试 。 测试用的 GPS 接收机只接收 1。 载波信 FPGA GPS 号 典型的 误差分析见表 本文对基于 的 接收机的架构进行了 表 1 标准 GPS 误差分析 设计，并提出了改进的信号捕获算法，采用了延迟锁 定与Costa 环跟踪方法实现了载波和码相位的实时 Tab. 1 Error analysis of standard GPS ， 。 ， 误差因素分类 误差源 误差值 /m 跟踪 有效保证了定位精度 通过
20、测试分析表明 基 空间因素 控制因素 用户因素 卫星时钟稳定度 卫星扰动 热辐射等因素 星历误差 其他误差 电离层延迟 对流层延迟 接收机噪声 多路径误差 通道间误差等 累计标准误差 GPS 3 0 1 0 0 5 4 2 0 9 5 0 1 5 1 5 2 5 0 5 8 0 FPGA 于 FPGA 接收机在单频、单点的条件下的平均定位 精度优于 8 m，能够满足基本工程需求。下一步笔 者将对 GPS 接收机的相关器、载波辅助码跟踪、锁 相环以及算法优化等进行深入研究，以期进一步提 升 GPS 接收机 的定位 精度和 使用性 能，提高基 于 FPGA 的 GPS 接收机的工程化水平。 参考文
21、献（ eferences ） ： 1 郭靖蕾，曾芳玲，王 嘉伟 对 GPSM 码信号 的噪声 调频干 扰参 数优化研究 J 信息技术， 2017 （ 8） ： 41 -45 将射频模块 接收的 信号接入 电路 2 孟凡效，孙红 星，丁学 文 星 间差 伪距 /伪 距率 BDS /GPS /INS J ， 2017 ， 5（ 2） ： 86 -92 板，对GPS 卫星信号进行捕获跟踪，再对获得定位 3 紧组合系统 ， ， 导航定位学报 ， GPS 结果进行分析。取实验中1 000 个输出得定位结果 张东 李金海 欧松林 等 一种适用于 软件信 号源的 信噪 进行统计分析 。设 P = （ x，
22、y， z） ，P 0 表示本地坐标， 4 比模拟算法 J 微电子学与计算机， 2017， 34（ 3 ） ： 10-14 张建立，杨祖芳，潘伟，等 北斗和 GPS 双模接收机 干扰抑制算 则定位误差 P = P x P0 。对 1 000 个结果进行统 法的设计与实现 J中 国空 间科 学技 术， 2017， 37 （ 1） ： 117 - 计 ，P x 的均方差为 （ 10 931， 11 022，13011） 。 3 个 123 维度的误差统计 结果见表 2。 5 ， ， GPS 表 2 测试定位误差统计 王迪 陈光武 杨厅 一种快 速高精度 J 铁道学报， 2017 ， 39 （ 2）
23、： 67 -73 组 合定位方 法研究 Tab. 2 Test location error statistics 6 7 王利恒，陈智慧 延迟映射软件接收机的设计与 实现 J 自动 化与仪表， 2017， 32（ 1 ） ： 39-42 刘丹 龚 晓峰 基于， SoCFPGA 的中 频数字接收 机设计与 实现 误差范围 /m 0 5 X 维度 /% 14 Y 维度 /% 13 Z 维度 /% 11 J 计算机与数字工程 ， 2016， 44（ 9 ） ： 1836-1841 5 10 10 15 15 20 20 30 30 58 14 8 5 1 59 17 9 5 1 54 17 11
24、6 1 8 9 10 江灿辉，孙希延，严素清，等 基于 DSP 和 FPGA 的 卫星信号模 拟器设计与实现 J 电子技术应用， 2016， 42（ 9 ） ： 51-54 王家燃，王峰，魏东明，等 基于 FPGA 的 GPS 接收机基带 处理硬 件在环系统 J 电子技术应用， 2016， 42（ 7） ： 60-63 杨鑫 章红平 张提 升 基于， ， FPGA 的快速 捕星方 法实 现 J 武汉大学学报（ 工学版） ， 2015， 48（ 3 ） ： 424-428 由表2 可以看出， GPS 的定位误差基本维持在 10 m 以内 超过， 20 m 的误差几率在 5% 以下，超过 30 m
25、 误差几率在 1% 以下。这些超过 20 m 的较大 误差主要是由于数据位反转导致，符合实验预期。 与表 1 的 GPS 接收机标准误差 8 m 相比，本文 所研究的 GPS 接收机定位精度已经能够基本满足 工程需求。结合表 1 对测试结果进行进一步分析， 可以看出定位误差主要由于测试 GPS 接收机单频 接收机且只进行了单点测试，这导致传播过程中的 电离层误差和对流层误差较大，而这些缺陷可通过 11 马龙，张锐，苏志 刚 一种 多 滤波 器组 合 导航 数 据融 合方 法 J 计算机测量与控制， 2015， 23（ 2 ） ： 620-623 12 连洁 伍蔡伦， GPSL2 频率 P（ Y） 码跟踪及 FPGA 实现 J 无 线电通信技术， 2014 ， 40 （ 3） ： 65 -67， 93 13 杨晶 基于 System Generator 的 GPS 快速捕获算法 的实现与验 证 J 计算机应用与软件， 2014， 31（ 4 ） ： 285-288 14 李超，林秋华，郑永瑞 载波跟踪环路鉴别器的改进设计及 FP- GA 实现 J 电光与控制， 2014 ， 21（ 2） ： 80 -84 15 马英昌 谢松， GPSL5 接收机的设计与实现 J 无 线电通信技 术， 2013， 39 （ 6） ： 94 -96 171