《实验二 集成逻辑门电路的基本应用.docx》由会员分享，可在线阅读，更多相关《实验二 集成逻辑门电路的基本应用.docx（7页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、实验二集成逻辑门电路的基本应用实验二集成逻辑门电路的基本应用班级：姓名：学号：日期：2021年11月11日地点：实验大楼210室课程名称：数字电子技术基础指导教师：同组学生姓名：成绩：一、实验目的一熟悉用标准与非门实现逻辑变换的方法。二学习与非门电路的应用。三把握半加器电路构造和逻辑功能。二、实验仪器和设备通用微机接口实验系统、微机电源、VC9808+型万用表、集成电路74LS00、集成电路74LS86。三、实验步骤及内容一利用摩根定理能够对逻辑函数化简或进行逻辑变换。摩根定律：=?CBA)(?CBA=+CBA1、利用与非门组成一个与门的电路设计。与非门的布尔代数表达式为：BAY?=，而与门的
2、布尔代数表达式为：BAZ?=，只要把与非门的输出Y反相一次，即可得到与非门的功能：ZBA=?=Y=BA?因而只要用二个与非门即可实现与门的功能。测试电路原理图如图2-1，实验电路图如图2-2，并将测试结果记录于表2-1。讲明：将与非门两个输入端接在一起即可将与非门当作反相器使用。图2-1与非门组成与门原理图图2-2与非门组成与门实验电路图数据分析：由实验结果表2-1可得：当A与B两个输入端有一端输入为0时，输出端Z即为0，符与门电路的特性。结论：有数据分析可得出实验中与非门电路构成一个与门电路，即摩根定律：)(+CBA=?CBA得到验证。2、利用与非门组成一个或门的电路设计。或门的布尔代数表达
3、式为：Z=A+B，根据摩根定律可知：Z=A+B=BA?因而能够用三个与非门连接起来，即可实现或门的功能。测试电路原理图如图2-3，实验电路图如图2-4，并将测试结果记录于表2-2。表2-1组合与门功能测试表图2-3与非门组成或门原理图图2-4与非门组成或门实验电路图数据分析：由实验结果2-2可得：当输入端A、中有一输入端输入高电平时，输出端即输出高电平。符合或门的特性。总结：由数据分析可得出，由与非门组成的电路构成一个或门电路。即摩尔根定律)(?CBA=+CBA得到验证。二使用74LS00进行电路设计。1、利用与非门完成一个电平“0的控制器。设计要求：电路的输入端接一个1MHZ的脉冲信号，其输
4、出端只能输出电平为“1的信号。设计原理：与非门的布尔代数表达式为：BAY?=，为了使输出端输出高电平，则令Y=1，即1=?BA，0=?BA，因而使B端保持低电平，则无论A端输入电平是高或低，都能输出高电平。方法：使用一组与非门，将与非门的一个输入端接地，另一输入端接1MHz的脉冲信号，即可实现输出高电平的功能。实验图如图2-5所示。图2-5电平“0控制器原理图实验结果：从示波器中能够看出电路输出电平均为高电平，因而电路设计知足要求。2、用奇数个与非门构成环形振荡器。用三个与非门构成环形振荡器，如图2-6所示。振荡频率为：pdntf21，n是与非门的个数，tpd是与非门的平均延迟时间。用示波器观
5、察波形，测量振荡频率，计算与非门的平均延迟时间tpd。图2-6与非门构成环形振荡器图2-7三个与非门构成的环形振荡器的输出波形由图10能够看出，波形的振荡频率f=29.13MHz=2.913X107Hz，ns5.72s105.72)102.913(3212197=?=?=fntpd与非门的平均延迟时间tpd=5.72ns。三半加器逻辑功能的测试。用一个与门及一异或门74LS86组成一位半加器，测试其逻辑功能。如图2-8所示。实验电路图如图2-9所示。图2-8半加器逻辑图图2-9半加器实验电路图理论推算：由逻辑图可得S=AB、CO。根据逻辑表达式得出其真值表，如表：实验数据记录：根据图2-9连接
6、电路，给A、B分别输入电平0、0；0、1；1、0；1、1。表2-3组合半加器功能推算表记录S、CO电平于表2-4中：数据分析：比照表2-3和表2-4数据得出：当A、B对应输入一样电平常，S、CO对应电平一致。结论：有数据分析得出，实验构成的电路符合一位半加器功能，因而用一个与门及一个异或门组成的一位半加器逻辑功能正常。四、考虑题1、门电路芯片74LS00中不用的门应怎样处理？2、一个与非门中不用的输入端应怎样处理？答：1、能够都悬空，保险接法是输入端接地，输出端悬空。2、与非门的逻辑表达式为?=CBAY。假设A为不用的输入端，若接高电平，则?=?=CBCBY1，不影响输出结果。若接低电平，则100=?=CBY，影响输出结果。若将引脚悬空，则相当于输入高电平，也不影响输出结果，但假如有外物接触，则导致电平不确定，可能会有所影响。因而，一个与非门中不用的输入端需接高电平。表2-4组合半加器实验记录表