《基于PCI总线的高速CCD图像存储系统设计.docx》由会员分享，可在线阅读，更多相关《基于PCI总线的高速CCD图像存储系统设计.docx（9页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、基于PCI总线的高速CCD图像存储系统设计ronggang导语：对高速相机接口进展分析，提出了一种基于PCI总线的高速CCD图像收集存储方案。这种方案首先利用FPGA预处理CCD图像数据，以保证数据同步和数据位数匹配摘要：对高速相机接口进展分析，提出了一种基于PCI总线的高速CCD图像收集存储方案。这种方案首先利用FPGA预处理CCD图像数据，以保证数据同步和数据位数匹配;然后通过PCI9054收集数据;最后，数据通过流水线方式存储于SCSI硬盘阵列。系统测试结果说明，该方案构建了一个实时性强、操控方便的高速图像收集系统。关键词：高速相机，FPGA，PCI总线，硬盘阵列balign=cente
2、rHigh-speedCCDImageStorageSystemDesignBasedonPCIBusCao-Qi,BiDu-yan,WangHong-xun/align/bAbstract:Byanalyzingtheinterfaceofhigh-speedcamera,aschemecollectinghigh-speedCCDimagebasedonPCIbuswasaddressed.Firstofall,toguaranteethesynchronizationofdataandthematchofbitsnumber,theschemeutilizedFPGAtopreproce
3、ssthedataofCCDimage.Then,PCI9054collectedtheimagedata.Atlast,SCSIHardDiskArraystoredtheimagedatabywayofthepipelinefashion.Thetestresulttheschemeconstructedhighperformanceandeasilymanipulatedreal-timesystemonhigh-speedimagecollection.Keyword:High-speedcamera,FPGA,PCIBus,HardDiskArray侦察与监视在军事斗争中的地位举足轻
4、重。在各种侦察/监视技术中，航空侦察占有重要的地位，可见光侦察是一种重要的侦察形式，无人侦察机显示出了广阔的开展前景，当代科学技术的开展为当代航空侦察与监视技术带来了新的开展契机。航空侦察一个主要的途径就是利用高性能高速摄像机进展航空拍照，收集各种图像信息。然而，数字化的侦察图像分辨率高、信息量大，使后续的处理、传输、存储等经过的实现变得极为困难，进而给机载图像/视频系统的设计与实现带来了宏大的挑战。为解析决这些问题，本文基于某型高速相机，利用低本钱FPGA，构建了一个高性能的图像收集存储系统，完成对高分辨率、高帧率侦察图像的收集和存储。2某型高速相机简介系统选择的高速相机是一款高分辨率、高速
5、度线扫数字相机，其图像传感器采用先进的CCDCharge-CoupledDevice图像传感器，采用了世界尖端程度的高灵敏度扫描成像技术高速率的TDITimeDelayandIntegration技术、多重曝光技术并加强蓝色响应，进而使该型相机可提供比单输出线扫相机更好的灵敏度特性，总的数据传输率可高达200MB/s。相机接口主要包括后面板上的六个接口：其中四个为数据输出接口，每个接口包括16位数据信号，1位数据同步信号，1位同步时钟信号，信号的电平输出格式为LVDS电平格式;另外两个接口分别为控制信号接口和电源接口。在控制信号的作用下，相机同步输出包含同步时钟信号STROBE和程度同步信号L
6、VAL在内的88bit标准的灰度图像数据，图像分辨率可选择为40963072本系统采用分辨率和20483072。相机控制接口信号中，行触发信号EXSYNC至关重要。它负责图像数据的触发输出，行触发信号的上升沿触发数据并指示数据有效。相机触发要求此信号存在下降沿，最小触发频率为300HZ。3系统硬件设计及工作原理本设计硬件系统主要包括电平转换，数据接收预处理和数据收集存储三个局部。图1为系统硬件原理框图。在总线构造上，系统采用了知足高速数据传输的PCI总线构造，PCI9054是PLX公司推出的一种32位33MHz的PCI总线主控I/O加速器，它采用多种先进技术，使复杂的PCI接口应用设计变得相对
7、简单。从资源和本钱方面考虑，FPGA选用Altera公司的低本钱Cyclone系列芯片-EP1C6Q240C8。存储介质那么选用SCSI磁盘阵列，它能知足高速、大数据量的存储。align=center图1系统原理框图/align系统工作原理：系统上电，首先完成一系列初始化工作：PC通过底层驱动配置PCI9054的存放器，使之处于正常工作形式C形式2;FPGA上电，配置用户电路此时，FPGA内部逻辑和PCI9054都处于等待状态。PC应用程序启动后，向PCI9054发送数据传输指令，PCI9054收到数据传输指令，通过LOCALBUS通知FPGA开场工作：FPGA产生行触发信号EXSYNC，触发
8、相机进展拍照、传输数据。然后，PCI9054进入工作状态，开场收集数据，并将数据存储到磁盘阵列。FPGA内部逻辑和PC应用程序通过行计数判断一帧图像传输完毕，相继进入等待状态。但是，PC应用程序在接收完一帧图像，进入等待状态后，延续一定时间，会自动触发下一个数据传输指令通知FPGA开场下一帧图像传输。电平格式转换PCI9054芯片电平格式为3.3VLVTTL格式，相机输出信号的电平格式为LVDS格式，基于系统总体需要，有必要在进展图像预处理前将LVDS相机输出信号转换成LVTTL格式电平。数据接收预处理FPGA完成图像预处理功能。FPGA是以并行运算为主导的芯片，处理速度更快。数据预处理经过包
9、括：数据缓冲、位并转换。数据缓冲3：相机利用4个通道输出图像数据，每个端口的数据传输以本端口时钟为参考，传输经过中由于各种差异如传输电缆的长度不同，使得各个端口的时钟信号产生相对的相位漂移，进而使四个端口数据输出不完全同步，这不利于图像数据的同步收集。为消除数据异步，FPGA内部设计了由4个FIFO组成的数据缓冲器组。每个端口的有效数据宽度为16bit，传送一行4096个数据需用512个时钟周期，因此FIFO深度设为512个字。相机送来的4个LVAL信号为各对应通道写使能信号，4个STROBE信号作为对应通道写时钟。FIFO输出端采用系统时钟15MHz作为统一的数据同步时钟，并设计一个读恳求信
10、号，当FIFO半满时读取数据，经过缓存的数据以与系统时钟同步的64bit宽度格式输出。位并转换：PCI9054芯片LOCAL端的有效数据位数有两种选择：8bit和32bit可更改9054存放器设置，为了保证数据收集速度，本系统设置为32bit。但是相机的输出数据通过缓冲之后仍然为64bit，为了知足PCI9054数据收集位数要求，必须将64bit数据进展位并转换，变成32bit传输。本系统设计在FPGA内部将数据的高32bit和低32bit分别送入二选一BUSMUX的输入端，系统时钟的电平选择数据输出。64bit数据转化成32bit数据传输，但数据率变成原来的两倍30M/s。数据收集存储对于整
11、个系统来讲，存储系统的持续存储速度是个至关重要的参数。数据的收集存储采用微机为主体，在其PCI总线上挂载一块SCSI的接口卡和9054接口卡，9054接口卡用于数据收集，SCSI接口卡上挂载两个SCSI硬盘，组成RAID-0的硬盘阵列，这样可以大大进步硬盘的持续存储速度。利用PCI9054进展数据收集时，数据的传输途径为：PCI总线-内存-硬盘阵列。现有两种传输方案可供选择：第一种为单线收集存储，显然，这种方案会降低数据的的收集速度。本系统选用第二种方案：流水线存储，如图2所示。理论上，流水线方式的数据收集速度应该是单线收集的两倍。align=center图2流水线存储时序示意图/align4
12、局部软硬件程序设计PCI9054LocalBus硬件驱动PCI9054部分总线是外设FPGA和9054之间通信的桥梁。9054图像数据的收集需要使9054部分总线信号知足一定的时序要求，保证数据传输的同步，即需要FPGA端硬件驱动。驱动是用VerilogHDL代码编写的一个状态机，代码如下24：alwaysposedgeCLKbegincasexCurrentState1b0:beginif!LLADS_beginLLREADY5系统测试及工程考虑本系统测试微机环境为：CPU，PentiumR4.2.40GHz;内存，333MHz,512MB/s;北桥芯片，845PE;操作系统，Windows
13、Server2003;SCSI硬盘空间，120G。系统测试结果：图像单线稳定存储速率为37.2MB/s，流水线稳定存储速率为71.2MB/s;持续记录时间为25分钟。工程考虑：系统速度主要限制于两个瓶颈，一是硬盘本身，二是PCI总线。本系统固然采用了高速硬盘，但还有一个操作效率的问题。数据从FPGA到PCI9054的传输介质采用一般硬盘线，此类硬盘线的上限频率为33M，限制数据收集速度;同时由于系统需要通过PCI总线转移数据，而计算机的PCI总线多为32位、33MHz的总线，这个总线的理论数据为132MB/s，当总线上仅仅有一个设备时，实测实际总线持续传输速率在100MB/s以下，当总线上再挂
14、载磁盘适配器时，总线的数据传输速率会更低。系统稳定性主要取决于FPGA内部逻辑的容错性和微机的稳定性。在高速存储的环境下，微机系统容易死机，因此微机选择具有高稳定性的WindowsServer2003操作系统作为图像收集的存储环境。本文作者创新点是利用FPGA和PCI9054完成了对高速、高分辨率图像的收集存储。参考文献：1.High-SpeedTDILineScanCamera-CameraUsersManual.America:Dalsa,20022.PCI9054DataBook.America:PLXTechnology,20003.王洪迅等，高速侦察图像数据的获取与缓冲.微电子学与计算机J.2004,10-14.杜建国，VerilogHDL硬件描绘语言M.北京：国防工业出版社，20045.裴喜龙，基于PCI总线的高速数据收集卡系统设计与实现.微计算机信息J，2006，7-1：129-131