《PCB布线设计经验谈.doc》由会员分享，可在线阅读，更多相关《PCB布线设计经验谈.doc（12页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、【精品文档】如有侵权，请联系网站删除，仅供学习与交流PCB布线设计经验谈.精品文档.一、探索双层板布线技艺电池供电产品的竞争市场中，考虑目标成本相对的重要。多层板解决方案更是工程师在设计时必需的重要考虑。本文将探讨双层板的布线方式，使用自动布线与手工布线来做模拟与混合信号电路布线的差别，如何安排接地回路等。以电池供电产品之高度竞争市场中，当考虑目标成本时总是要求设计者在设计中使用双层电路板。虽然多层板（四层、六层以及八层）的解决方式无论在尺寸、噪声，以及性能上都可以做得更好，但成本压力迫使工程师必须尽量使用双层板。在本文中将讨论使用或不用自动布线、有或没有接地面的电流返回路径的概念，以及关于双
2、层板零件的布置方式。使用自动布线器来设计印刷电路板（PCB）是吸引人的。大多数的情形下，自动布线对纯数字的电路（尤其是低频率信号且低密度的电路）的动作不至于会有问题。但当尝试使用布线软件提供的自动布线工具做模拟、混合讯号或高速电路的布线时，可能会出现一些问题，而且有可能造成极严重的电路性能问题。例如，(图一)所示为双层板自动走线的上层，(图二)为电路板的下层。对混合讯号电路的布线而言，各种装置都是经过周详的考虑后才以人工方式将零件放置到板子上并将数字与模拟装置隔开。图一电路图的自动走线布在上层图二电路图的自动走线布在下层关于布线有许多要考虑的事项，但较为困扰的问题是接地方式。假使接地路径是由上
3、层开始，每个装置的接地皆经由在该层上的拉线连接到地线。对下层的每个装置而言，是由电路板右边的贯孔连接到上层而形成接地回路。使用者在检查布线方式时会看到的红色旗标表示存在多个接地回路。此外，下层的接地回路被一条水平信号线隔断。这个接地结构的可取之处只在于模拟装置（MCP3202；12-bit AD转换器与 MCP4125；2.5V参考电压） 是集中在电路板的右边。该布置可以确保数字接地讯号不会从这些模拟芯片下经过。电路的人工布线请见(图三)与(图四)。使用人工布线，要遵守下列的设计指南以确保良好的效果： 将接地设计成一个接地面作为电流返回路径。 将模拟接地面与数字接地面隔开。 如果无法避免信号走
4、线与接地放在同一层，将信号线与接地线设计成相互垂直以降低信号线对接地电流回路产生的干扰。 将模拟电路放在电路板的旁边，数字电路系统放在最靠近电源处。可降低数字切换i/t对模拟电路造成的影响。但须注意的是，这两片双层板在电路板的下层都有一个接地面。如此设计是为了让工程师在做故障排除时可以迅速地看到布线，此种方式常出现在装置制造商的示范与评估板上。但更典型的做法是在电路板的上层铺上接地面，以降低电磁干扰（EMI）。图三电路图的人工走线布在线层图四电路图的人工走线布线下层接地面的电流返回路径的有无处理电流返回路径时，应该要考虑的基本问题是：(1)假使只使用拉线当地线，尽可能加宽拉线而如果考虑只用拉线
5、作为电路板的接地线，拉线应该要尽可能的宽。拇指大是很好的标准，但也必须知道接地线的最小宽度是指拉线从该点到末端的有效铜箔宽度，在此末端的定义是指离电源连接最远的一点。(2)避免形成封闭的接地回路。(3)如果没有接地面，可使用星形连接方式。星形连接的范例如(图五)所示。图五如果无法设计成接地面，电流返回路径可用星形布线方式来处理以此种方式，每种装置的接地电流单独返回到电源端。使用者会发现图五中并非所有装置都有自己的返回路径。U1与U2共享返回路径，允许这样做的先决条件是须符合下列设计所需注意之要点。 勿使数字电路通过模拟装置。数字电路在切换期间会在地回路上形成相当大的电流但其时间很短。此种现象是
6、由于接地回路的等效电感与电阻而造成。接地面或地线的电感部份，将产生V Li/t的压降，L是接地面或地线的等效电感，i是来自数字装置电流的改变而t是电流变化的时间。计算接地面或地线等效电阻部份造成的电压变化是VRI，R是接地面或地线的等效电阻，I是数字装置的电流变化。这种接地面或地线的电压变化将影响模拟装置输入端与接地间之正常信号。 勿使高速电流通过低速装置高速电路的接地返回信号在接地面上的变化有类似以上所述的效果，决定这个干扰效果的公式是：对接地面或地线等效电感而言VLi/t，而对接地面或地线等效电阻而言VRI。当数字电路或高速电路的接地面或地线穿越过模拟装置的拉线时，会造成模拟装置输入端与接
7、地间信号的改变。不论使用何种技术，必须设计使得接地返回路径的等效电阻与电感为最小。如果使用接地面，切断接地面可能增进或降低电路的性能，需小心使用。图六完全将模拟与数字接地面隔开之方式。有时连续接地面的效果较被隔开的接地面差。在此图(a)中显示出的接地布线方式较(b)中所示效果为差。在(图六)中，精确的模拟与连接器较接近，但它与数字电路以及来自电源供应电路的切换电流隔绝。此为一种能有效使接地返回路径分隔的方式。该技术也用于之前图三与图四中讨论的布线中。结论探讨与布线相关的技术时，两种问题将会被讨论：一为假使管理阶层不能使用双层板或接地面，但仍需要降低电路中的噪声时怎么办？以及要如何设计符合接地面
8、需求的电路？一般而言，解决之道为告知管理阶层，如果想达到可靠的电路性能，接地面是必要的。使用接地面的主要理由是接地阻抗低，并可降低一定程度的 EMI。但假使因成本限制而让使用者无法达到所需，本文提供的一些建议，例如星形网络以及正确的电流返回路径，亦能稍微减低电路噪声。二、模拟与数字布线技术差异之探索数字设计电路布局要达到良好的效果，仔细布线是完成电路板设计的重要关键。数字与模拟布线的作法有相似处，本文将讲述这两种布线方式的比较，另外讨论旁路电容、电源供应及接地布线、电压误差，以及因电路板布线引起的电磁干扰。从事数字设计与数字布线专家的人数之增加反映出一趋势工业处于领先地位。虽然数字设计是电子终
9、端产品进步的指针，但数字电路仍需要接口至模拟电路或真实世界。这两种电路间的布线方式虽有类似的部分，但要达到良好结果时，即使在一个简单的电路布线设计中存在小差异，都将导致无法达到最佳效果。本文中将探讨模拟与数字布线间的基本异同，有关旁路电容、电源供应以及接地布线、电压误差，以及因电路板布线造成的电磁干扰（EMI）。模拟与数字布线工作之相似处 旁路或反交连电容就布线而言，模拟组件与数字组件皆需要此类电容。通常这两种电路都需要一个0.1uF的电容，而且该电容需置于靠近电源接脚端；第二类为常用于系统中之电源供应器的电容，其值通常大约是10uF。电容位置如(图一)所示。电容值各有不同，可能高十倍亦或低十
10、倍，但都必须尽量缩短线长且靠近组件（0.1uF 电容）或电源供应器（10uF 电容）。(图一)模拟与数字电路板设计中，旁路或反交连电容（0.1uF）应尽可能靠近组件电源供应反交连电容（10uF）应置于电源走线进入电路板的位置。任何情况下，这些电容的走线要越短越好。旁路或反交连电容以及在电路板上之配置，对此两种电路设计而言皆为常识，但基于不同的理由：在模拟电路设计中，通常用于电源供应上之旁路电容，将使高频信号转向；否则高频信号将透过电源接脚，而进入敏感的模拟芯片。一般而言，这些高频讯号之频率会发生于模拟组件有能力抑制之频率以上。在模拟电路中不使用旁路电容可能会导致过度的噪声进到讯号路径中，甚至引
11、起振荡。对数字组件，如控制器与处理器而言，反交连电容为必要的，但理由不同。这些电容的功能之一是当作微型电荷储存库。通常在数字电路中，闸极状态切换时会消耗大量的电流。因为在芯片上发生切换动作时，瞬时电流会通过芯片及整个电路板，故使用额外的充电来补充供应其所需是有帮助的。没有本地足够的充电以供执行转换动作所需之电流的后果可能导致电源供应电压明显的变动。当电压变动过大时，会导致数字信号位准进入不确定状态；甚至导致数字组件内的状态机器运作不正确。切换电流通过电路板走线时，将导致电压的变动。电路板走线含有寄生电感，且电压的变化值可使用下列公式来计算： VLI / t在此，V电压变化值，L电路板的走线电感
12、，I通过走线的电流变化，t电流变化经过的时间因此，基于多种理由，接上旁路（或反交连）电容到电源供应与主动组件的电源接脚上为好的作法。 电源与接地走线相互搭配当电源位置与接地线位置完全匹配时，电磁干扰的机会就会减少。如果电源与接地未完全匹配，系统回路会被设计到布线内，而且将可能会发生吵杂现象。电源与接地线不匹配的电路板设计，如(图二)所示。(图二)电路板上组件之电源与接地线使用不同的走线布置不匹配状况将使电路板的电路可能产生电磁干扰设计电路板内的回路面积为697cm2。使用(图三)所示的方法后，因幅射噪声而形成回路中感应电压的机会大为降低。(图三)在单层板中，电源线与接地线在通往电路板上组件途中
13、为彼此相近其匹配性较图二为佳，因此发生电磁干扰的机率减少为 679/12.8 或 54。单元上的差异接地面可能造成的问题dI/dt适用模拟电路以及数字电路板布线的基本考虑，基本法则为使用连续接地面。此惯例降低了数字电路中的影响（电流随时间造成的变化），因而降低接地噪声及其它噪声进入模拟电路中的可能性。数字与模拟电路的布线技术在本质上相同，但有一例外是让数字讯号线及接地面的返回路径，尽可能远离模拟电路。进行方式可藉由将模拟接地面单独连接到系统接地，或是将模拟电路放置在电路板最远处，例如线的末端，该作法是使外部的干扰源减到最小。对数字电路而言刚好相反，数字电路可容许接地面上较大量的噪声而不至于发生
14、问题。零件的位置如上述，在每一电路板设计中，电路吵杂与安静的部份应分开。一般而言，数字电路是有很多噪声的且对这类噪声的敏感度较低（因耐噪声度较大）。相较之下，模拟电路的耐噪声度就小得多。比较这两种不同的电路，模拟电路对切换噪声最为敏感。在混合讯号系统的布线中，应将两种电路彼此分开，如(图四)。(图四)(a)将电路的数字与模拟部份彼此分开，以降低数字切换动作影响到模拟电路；(b)高频应与低频分开，让高频组件较接近电路板连接器随布线进入电路板的寄生零件两种基本的寄生零件可随布线进入电路板内而产生问题电容与电感。只要两条走线相互靠近，在电路板内即产生一个电容；如(图五)所示，将两走线在上下两层重迭或
15、相邻放在同一层上。在这两种走线结构中，在一条走线因时间产生的电压变化（dI/dt）可在另一条走在线产生感应电流。假若第二条走线是高阻抗的，因电场而产生的电流将转换成电压。(图五)线与线太靠近，容易在电路板中产生寄生电容在其中一条走线的快速电压变化，便会在另一条走在线感应出电流在混合讯号系统中，常发现数字电路发生快速电压变化的情形。如果让快速电压变化的走线靠近高阻抗模拟走线，便会破坏模拟电路系统的准确性。所以，在混合讯号系统这个环境内，必须留意是：耐噪声度较数字电路为低，另一为不要有高阻抗走线。使用下面两种技术的任何一种，即可轻易地使这种现象降到最低。最常使用的技术是，依电容方程式的建议来变更走
16、线间的相关尺寸。最有效的方法：引起问题的走线间的间距。要注意变量d是在电容方程式的分母中，当d增加时，电容量会减少。另一个可以改变的变量则是两条走线的长度，如果长度（L）减少，则两条走线间的电容量也会减少。另一种技术是在两条走线间配置一个接地线。接地线不只是低阻抗，像这样一条额外的走线也会瓦解易导致干扰的电场，如(图五)所示。在电路板中产生电感的结构与电容类似，如(图六)所示，将两条走线在上下层重迭或相邻放在同一层。在这两种走线结构中，一条走线随时间改变的电流（I/t）会因为走线本身的电感而在线产生电压，并因互感而在另一走线感应一定比例的电流。如果主要走线的电压变化量够大的话，会引起干扰并导致
17、数字电路的耐噪声度降低，甚至造成误动作。该现象不是数字电路专有，但因为在数字的环境内，较常发生瞬间切换的大电流。(图六)若不注意走线的配置，在电路板中的走线会形成线电感与互感此种寄生组件对含数字切换电路的运作会造成伤害要消除电磁干扰源的潜在噪声，最好的方式是将安静的模拟走线与吵杂的输入/输出隔开。想办法降低电源与接地网络的阻抗，让数字电路走线铜箔中的电感与模拟电路中电容耦合量降到最小。结论当设计中同时存在模拟与数字电路时，仔细布线是完成电路板设计成功的关键。布线方式通常作为遵守的原则，否则在实验室的环境中，很难去测试产品的成功与否。因此，一般而言，虽然数字与模拟单元的布线方式有相似处，但仍应认
18、识其差异处并加以遵守。（本文原载于零组件杂志第148期；作者任职于 Microchip Technology）参考数据1 Henry W. Ott, Noise Reduction Techniques in Electronic Systems, 2nd ed., Wiley, 1998.2 Ralph Morrison, Noise and Other Interfering Signals, Wiley and Sons, 1992.三、电路板与零件之寄生可能造成最大损坏之处电路板布线会产生主要的寄生组件为电阻、电流及电感。本文量化了高复杂度电路板寄生组件、电路板电容，并列举电路板性能的
19、例子加以说明。电路板布线所产生的主要寄生组件分别是电阻、电容以及电感。举例而言，电路板电阻的形成是从零件到零件的走线结果。电路板中不必要的电容可能会随走线、焊点以及平行走线而产生。电感的产生则由于周边形成回路电感、互感应以及贯孔。从电路图转成实际电路板时，所有的寄生组件都有机会干扰电路的性能。本文量化了最棘手的电路板寄生组件、电路板电容，并列举可清楚看到电路板上性能的例子来说明。非必要电容带来的困扰在本系列文章中曾讨论过如何不慎在电路板内形成电容。在此重复该概念：两条相邻的平行走线会形成布线电容。电容值可用(图一)中所示的公式计算 。图一两条走线相邻布置可在一块电路板上形成电容注:两条走线相邻
20、布置，即可在一块电路板上形成电容。因为此种电容，在一条走在线快速的电压变化可在另一条走在线引起电流信号。当高阻抗模拟走线贴近数字走线时，这种电容可能会在敏感的混合讯号电路中造成问题。例如 (图二)中的电路就可能会面临这类问题图二线与线太靠近，容易在电路板中产生寄生电容注:以三个8位数字电位计和三个运算放大器组成之输出电压达65536阶之16位数字模拟转换器。如果 VDD 在这个系统内是 5V，这个数字模拟转换器的分辨率或 LSB的大小就是 76.3V。(图二)电路的动作，使用三个位数字电位计和三个CMOS运算放大器来组成一个16位数字模拟转换器。图二的左侧，有两个数位电位计（U3a and U
21、3b）接到 VDD与地间，该中心抽头输出端连接至两个运算放大器（U4a 与 U4b）的非反向输入端。使用微控制器U1 之SPI接口来规划数字电位计U2与U3。在这个架构中，每个数字电位计被规划为一个8位之多阶数字模拟转换器。如果VDD等于5V，这些数字模拟转换器的 LSB 大小等于19.61mV。这两个数字电位计之中心抽头端被连接至两个缓冲器的运算放大器之非反向输入端。在这个电路结构中，运算放大器之输入端是高阻抗，将数字电位计与电路其它部份隔离。这两个运算放大器输出之变化振幅被规划在不会超出第二级运算放大器允许的范围内。要让这个电路形成16位数字模拟转换器（U2a），第三个数字电位计会在这两个
22、运算放大器U4a与U4b之输出范围内变动。规划U3a和U3b用来设定数字电位计之输出电压。再者，如果VDD是5V，则有可能将U3a与U3b个别规划为每一步19.61mV的变化量。以此电压跨在第三个8位数字电位计R3 上，使本电路的最低有效位所对应的电压值为 76.3uV。使本电路达最佳性能的关键组件规格见(表一)。表一使电路达到最佳性能的关键组件规格表组件规格目的数位电位计位数8 位确定电路最低有效位大小及分辨率。额定阻值(电阻性组件)10k(typ)阻抗越低，则整体电路产生的噪声越低。阻抗较低的电路其电流消耗较高，需做个取舍。DNL1最低有效位(最大值)良好的DNL特性是必要的，以确保16
23、位操作下不会发生漏码。电压噪声密度(阻值设在中间)9 nV /Hz1kHz如果这些组件产生之噪声过高，则无法达到16位无噪声之性能。选取较低电阻之组件，可降低数字电位计的噪声。运算放大器输入偏压电流，IB1pA 25 C较高的 IB 会导致数字电位计之直流误差，故本电路必须使用 CMOS 放大器。输入偏移电压500V (最大值)A1 与 A2放大器间偏移误差之差异可能损及整个系统的DNL特性。电压噪声密度8.7 nV / Hz10kHz(typ)如果这些组件产生之噪声过高，则无法达到16位之精确度。选择低噪声放大器，可降低放大器杂讯。注:从每个组件规格表的众多参数中，找出许多主要规格参数，可以
24、让这个电路更成功的用于提供直流电参考电压或任意波形之应用。本电路可被用于两种基本操作模式；第一种模式用于可规划调整之直流参考电压，在这个模式中，只是偶尔使用电路之数字部份而在正常操作中却没有；第二种模式用于任意波型产生器，在这个模式中，电路之数字部份是操作的核心，且可能发生电容耦合的情形。图二中电路的第一种完成的布线如(图三)所示。图三图二中另一方式的布线图注:此为对图二中电路的第一种布线。在图二中可迅速看到，重要的高阻抗模拟走线与数字走线极为接近。本结构在模拟走线，因特定数位走线之数据输入码改变，产生无预期且随数字电位计的规划需求而变化的噪声。观察布线中有颜色的走线，潜在问题很明显。箭头所指
25、的模拟走线（蓝色）从U3a之中心抽头至U4a之高阻抗放大器输入端。另一箭头所指的数字走线（绿色）是用来传送数字数据以规划设定数字电位计。在实验桌上，发现绿色走线的数字讯号耦合到敏感的蓝色走线内，如(图四)所示。图四示波器照片图注:示波器照片中，最上面是JP1的波形（规划数字电位计的数字数据），中间是JP5的波形（在相邻的模拟走线的噪声），最下面黄色是TP10的波形（16位数字模拟转换器输出端的噪声）在系统中，规划数字电位计之数字讯号已从走线感应到到另一条具有直流电压之模拟走线，而这个噪声又一路透过电路的模拟部份传递到第三数字电位计（U5a）。第三数字电位计在两个运算放大器之输出状态间变动。解决
26、该问题之方式为将走线分开。(图五)显示一个改善的布线解决方案。图五使用这个新的布线，模拟走线和数字走线已被分开注:这个距离实质上已消除了在之前布线中造成干扰的数字噪声。 图六布线变更的结果显示图注:这个新布线中16位数字模拟转换器正显示一个单一码转换，从通信到数字电位计没有任何数字噪声。布线变更的结果如(图六)所示。将模拟与数字走线仔细分开，本电路变成一个很干净的16位数字模拟转换器。第三数字电位计76.29V的一个单一码转换显示在绿色波形。示波器刻度是80mV/div且被显示的代码变更幅度约为80mV。受限于实究室配备，所以将 16位数字模拟转换器的输出乘以1000倍。结论当一系统混合数字与
27、模拟组件时，仔细布线是电路板成功与否的关键。尤其，靠近高阻抗模拟走线的经常变化之数字走线将造成严重的耦合噪声，只有让这两种走线保持距离方可避免这种现象。四、高精确度与分辨率模拟数字转换器布线技术转换器在新设计型态改进下，大多模拟数字转换器多变成数字式。即使如此的改变，电路布线的设计并无改变，本文将介绍使用连续逼近缓存器型与Sigma-Delta型的模拟数字转换器之布线方式。最初模拟数字转换器在芯片中大部份仍为模拟的电路组成。由于新设计型态的改进，慢速的模拟数字转换器大多变成数字式。即使在芯片中从模拟变成数字，电路板布线工作并没有改变。目前仍是如此，布线设计者在处理混合讯号电路时，想使布线成效良
28、好，仍需基本的布线常识。本文将探讨使用连续逼近缓存器型（SAR）与Sigma-Delta型的模拟数字转换器之电路板布线方式。连续逼近缓存器型转换器布线SAR 模拟数字转换器之分辨率有 8 位、10 位、12 位、16 位，有时也有 18 位。起初，这些转换器之制造程序和结构，分别是双载子及 R-2R阶梯电阻网络。但最近这些组件已变成为使用电容充电分配技术的 CMOS 制造程序，这些转换器的系统布线方式，不会随这个转变而改变。除高分辨率组件外，布线的基本方式仍然不变。这些组件需要多加注意，以避免转换器串行或并列输出接口的数字回授。就电路系统与芯片上不同的方块结构来评估，SAR 转换器显然是属于模
29、拟装置。(图一)所示为 12 位CMOS SAR 转换器的方块图。图一12 位CMOS SAR 模拟数字转换器的方块图图注:本转换器使用充电分配至电容数组在本方块图中，取样/保持、比较器、大部份的数字模拟转换器及12位SAR都是模拟；其余电路部份是数字。结果，本转换器内之模拟电路耗用大部分的电源与电流，除数字模拟转换器与接口中发生的小量切换电流外，数字电路的消耗电流极少。这类转换器具有数支接地与电源接脚。这些接脚名称经常被误解为可依其脚位名称来区别数字或模拟。但这些脚位名称并明确无表示，与系统和电路板连接之意义，它们是区别数字与模拟电流如何流出芯片。知道这项信息并了解芯片主要组成部份是模拟，让
30、电源与接地线放在同一平面上，例如模拟面就变得有意义。例如，10 位与 12 位转换器典型样本的脚位排列如(图二)所示。 图二SAR 转换器图注: 不管分辨率高低，通常至少有两个接地连结：AGND 与 DGND；此处图解的转换器为Microchip 的 MCP4008 与 MCP3001这些组件通常有两支接地脚从芯片拉出：AGND 与 DGND。电源只用一只脚位。进行这种芯片之电路板布线时，AGND 与 DGND 应连至模拟接地面；模拟与数字电源接脚也应连接至模拟电源层，或至少连接至模拟电源走线，加入适当的旁路电容且尽可能靠近接地与电源接脚端。这些组件如同 MCP3201只有一支接地脚及一支电源
31、接脚的唯一原因，是因为包装脚数之限制。但是，若将数字与模拟接脚分开会使转换器得到良好的精确度与重现性。所有转换器的电源布线方式是：连接所有接地、正与负电源接脚至模拟面。此外，连接与输入信号相关的COM或IN接脚时应尽可能靠近信号接地。高分辨率的 SAR 转换器 （16 与 18 位转换器），需要考虑从安静之模拟转换器与电源层分离出数字噪声。当连接这些组件至微控制器时，应使用外部数字缓冲器以达到干净的操作环境；虽然这些类型的SAR转换器通常在数字输出端具有内部双缓冲器，外部缓冲器的使用进一步将转换器内的模拟电路与数字总线噪声隔离。对这种系统适当电源处理方式如(图三)所示。图三使用高分辨率 SAR
32、 模拟数字转换器，转换器电源与接地应连接至模拟面图注: 使用高分辨率 SAR 模拟数字转换器，转换器电源与接地应连接至模拟面。模拟数字转换器的数字输出应有缓冲器，使用外部三态输出缓冲器。这些缓冲器隔开模拟面与数字面，并提供高驱动能力。精确的Sigma-Delta布线方式精确的Sigma-Delta 型模拟数字转换器在芯片内绝大多数是数字。早期在制造出这种转换器时，使用者藉由电路板铜箔面将数字噪声与模拟噪声分开。SAR 模拟数字转换器则可能有多支模拟接地脚、数字接地脚与电源接脚。再一次，数字或模拟设计工程师的一般倾向是将这些接脚分别接到各个接地或电源面上。很不幸的，这个倾向会产生误导，特别是在解
33、 16 至 24 位精确组件的噪声问题时。一具有10Hz数据转换率的高分辨率Sigma-Delta转换器，其频率（内部或外部）可以高达 10MHz 或 20MHz。这个高频频率用以维持调变器与超取样引擎电路之运转。如同SAR 转换器的情形，这个组件的AGND 与 DGND 接脚是接到同一接地面上。此外，模拟与数字之电源接脚应连接在一起，而且在电路板之同一层上更好。模拟与数字对电源面的要求条件与高分辨率 SAR 转换器相同。接地面是一定需要的，也就是说至少需使用双层板。在这块双层板上，接地面应覆盖至少 75 的范围。这个接地面的目的是，降低接地电阻及电感，并隔离电磁干扰与无线电波干扰。如果无法避
34、免信号走线通过电路板的接地面上，信号走线尽可能地短并与接地电流返回路径垂直。结论无须分开低分辨率模拟数字转换器例如6位、8位，或甚至可能是10位转换器的模拟与数字接脚。但随着选用的转换器分辨率/精确度的增加，布线条件也变得更严格。高分辨率SAR与 Sigma-Delta模拟数字转换器， 这两种组件必须直接连接到较低噪声的模拟接地与电源层。五要解决信号完整性问题，最好有多个工具分析系统性能。如果在信号路径中有一个A/D转换器，那么当评估电路性能时，很容易发现三个基本问题：所有这三种方法都评估转换过程，以及转换过程与布线及电路其它部分的交互作用。三个关注的方面涉及到频域分析、时域分析和直流分析技术
35、的使用。本文将探讨如何使用这些工具来确定与电路布线有关问题的根源。我们将研究如何决定找什么；到哪里找；如何通过测试检验问题；以及如何解决发现的问题等。 图1 SCX015压力传感器输出端的电压由仪表放大器(A1和A2)放大。在仪表放大器之后，添加了一个低通滤波器 (A3)，以消除来自12位A/D转换器转换的混叠噪声图2 来自于12位A/D转换器MCP3201的数据的时域表示，产生了有趣的周期信号。此信号源可追溯到电源。图3 电源噪声充分降低后，MCP3201的输出码一直是一个码，2108。本文要论述的电路如图1所示。电源噪声电路应用中的常见干扰源来自电源，这种干扰信号通常通过有源器件的电源引脚
36、引入。例如，图1中A/D转换器输出的时序图如图2所示。在此图中，A/D转换器的采样速度是40ksps，进行了4096次采样。在此例中，仪表放大器、参考电压源和A/D转换器上没有加旁路电容。另外，电路的输入都是以一个低噪声、2.5V的直流电压源作为基准。对电路的深入研究表明，时序图上看到的噪声源来自于开关电源。电路中添加了旁路电容和扼流环。电源上加了一个10mF的电容，并且在尽可能靠近有源元件的电源引脚旁放置了三个0.1mF的电容。在产生的新时序图上可以看到，产生了稳定的直流输出，图3所示的柱状图可验证这一点。数据显示，电路的这些更改消除了来自电路信号路径的噪声源。造成干扰的外部时钟其它系统噪声
37、源可能来自时钟源或电路中的数字开关。如果这种噪声与转换过程有关，它不会作为转换过程中的干扰出现。但是，如果这种噪声与转换过程无关，采用FFT(快速傅立叶变换)分析，可以很容易发现这种噪声。图4 耦合到模拟走线的数字噪声有时被误解为宽带噪声。FFT图可以很容易识别这种所谓 “噪声”的频率，因此可识别出噪声源。图5 放大器轻微过激励，会使信号产生失真。通过这种转换的FFT图，可以很快发现信号的失真。时钟信号干扰的示例可参见图4所示的FFT图。此图使用了图1所示的电路，并添加了旁路电容。在图4所示的FFT图中看到的激励，由电路板上的19.84MHz时钟信号产生。在此例中，布线时几乎没有考虑走线之间的
38、耦合作用，在FFT图中可以看到忽略此细节的结果。这个问题可以通过修改布线来解决，将高阻抗模拟走线远离数字开关走线；或者在模拟信号路径中，在A/D转换器之前加抗混叠滤波器。走线之间的随机耦合在某种程度上更难以发现，在这种情况下，时域分析可能比较有效。放大器使用不恰当回到图1所示的电路，在仪表放大器的正相输入端施加一个1kHz的交流信号。此信号不是压力传感的特性，但是可以采用这个示例来说明模拟信号路径中器件的影响。图5所示的FFT图显示了施加上述条件后的电路性能。注意基波看起来有失真，许多谐波也有同样的失真。失真是由于使放大器轻微过激励引起的。解决此问题的方法是降低放大器增益。结语解决信号完整性问
39、题可能会花费很多时间，尤其是当工程师没有工具来解决棘手的问题时。在“窍门箱”中有三种最佳的分析工具：频域分析工具(FFT)、时域分析工具(示波器照片)和直流分析工具(柱状图)。工程师可以用这些工具来识别电源噪声、外部时钟源和过激励放大器失真。六对于12位传感系统的布线，应用的电路是一负载单元电路，该电路可精确测量传感器上施加的重量，然后将结果显示在LCD显示屏上。系统电路原理图如图1所示。采用的负载单元是Omega公司的LCL-816G。LCL-816G传感器模型是由四个电阻元件组成的桥，需电压激励。将5V激励电压加在传感器高端，施加900g最大激励时，满刻度输出摆幅为10mV差分信号。该小差
40、分信号被双运放仪表放大器放大。根据电路精度要求，选择一个12位A/D转换器。当转换器将输入端的电压进行数字化后，数字码经转换器SPI端口发送到单片机。然后，单片机用查找表将来自A/D转换器的数字信号转换为重量。此时如需要的话，线性化和标定工作可由控制器代码实现。完成这一步后，结果送到LCD显示器。最后一步是为控制器写固件。电路设计好之后，即可设计印刷电路板和布线了。查看这个完整的电路原理图时，若使用自动布线工具，经常要返回来对布线做很大的修改。如果自动布线工具可以实现布线限制，可能还有成功的可能性。如果自动布线工具没有限制选项的话，最好不要使用自动布线工具。图1 负载单元传感器输出端的信号由双
41、运放仪表放大器放大，然后由12位A/D转换器MCP3201滤波和数字化。每次转换的结果显示在LCD显示屏上。图2 在精度高于12位的电路中，PCB上有源元件的放置很重要。要将高频元件 和数字器件尽量靠近接插件放置。图3 图1电路的顶层布线和底层布线，此布线中没有地平面和电源平面。注意：为降低电源线的感抗，电源线要比信号线宽很多。图4 在没有地平面或电源平面的PCB(PCB布线如图3所示)中，对A/D转换器输出4096次采样的柱状图。电路的噪声码宽度为15个码。 布线的一般准则器件布局既然是采用手工布线，那么第一个步骤是在板上放置器件。将噪声敏感器件和产生噪声器件分开放置。完成这个任务有两个准则
42、：1. 将电路中器件分成两大类：高速(40MHz)器件和低速器件。如果可能的话，将高速器件尽量靠近板的接插件和电源放置。2. 将上述大类再分成三个子类：纯数字、纯模拟和混合信号。将数字器件尽量靠近板的接插件和电源放置。电路板的布线策略要符合图2所示的器件布局图。注意图2a中高速器件、低速器件与电路板的接插件和电源之间的关系。在图2b中，数字器件最靠近电路板的接插件和电源，与其它数字和模拟电路分离开了。纯模拟器件距离数字器件最远，以确保开关噪声不会耦合到模拟信号路径中。A/D转换器的布线策略在本刊2004年1月中有详细论述。地和电源策略确定了器件的大体位置后，就可以定义地平面和电源平面了。实现这
43、些平面是需要一些策略技巧的。在PCB中不使用地平面是很危险的，尤其是在模拟和混合信号设计中。其一，因为模拟信号是以地为基准的，地噪声问题比电源噪声问题更难应对。例如，在图1所示电路中，A/D转换器(MCP3201)的反相输入引脚是接地的；二，地平面还对噪声有屏蔽作用。采用地平面可以很容易解决这些问题，但是，如果没有地平面，要克服这些问题几乎是不可能的。这里，假设不需要地平面。图1所示的电路无地平面布线，如图3所示。“不需要地平面”的理论还行得通吗？这可以通过数据来验证。在图4中，对A/D转换器进行了4096次采样并记录了数据。在采集数据时，没有在传感器上施加激励。采用这种电路布线，控制器专用于
44、与转换器接口，并将转换器的结果发送到LCD显示器。图 5 图1电路的顶层和底层布线。注意此布线中有地平面。图 6 在有地平面的PCB(PCB布线如图5所示)中，对A/D转换器输出4096次采样的柱状图。噪声码宽度为11个码。图 7 在PCB上将两条走线靠近放置，就会产生寄生电容。信号会通过这种寄生电容在走线之间耦合。图8 显示在图1电路中添加一个四阶抗信号混叠滤波器后的转换结果。另外，电路板布线中添加了地平面。图5所示的布线与图3中的布线基本相同，但在底层添加了地平面。地平面(图5b)有几处被信号线打断，应尽量减少地平面被断开的次数。电流返回路径不应缩短，因为这些走线会限制从器件到电源接插件的
45、电流流动。A/D转换器输出的柱状图如图6所示。与图4相比，输出码要密集得多。两次测试中使用了相同的有源器件。无源器件不同，会导致较小的偏置差异。从上述数据很容易看出，地平面确实对电路噪声有抑制作用。当电路中没有地平面时，噪声的宽度大约为15个码；添加了地平面后，性能提高了约1.5倍或15/11倍。请注意，测试是在电磁干扰较低的实验室中进行的。A/D转换器输出数字码的噪声可归因于运放的噪声和缺少抗信号混叠滤波器。如果电路中有“最少”量的数字电路，可能只需要一个地平面和一个电源平面就可以了。“最少”可由电路板设计人员定义。将数字和模拟地平面连接在一起的危险在于，模拟电路会从电源引脚引入噪声，并将噪
46、声耦合到信号路径中。在电路的一点或多点上，要将模拟电路和数字电路的地和电源连接在一起，以确保所有器件的电源、输入和输出共地，其标称值不会被破坏。在12位系统中，电源平面并不象地平面那么重要。尽管电源平面可以解决许多问题，使电源线比电路板上其它走线宽两倍或三倍，以及有效使用旁路电容，都可以降低电源的噪声。信号线电路板(包括数字和模拟电路)上的信号线要尽量短。这个基本准则将降低无关信号耦合到信号路径的可能性。尤其要注意的是模拟器件的输入端，这些输入端通常比输出引脚或电源引脚具有更高的阻抗。例如，A/D转换器的参考电压输入引脚在进行转换期间是最为敏感的。对于图1中的12位转换器，输入引脚(IN+和I
47、N-)对引入的噪声也很敏感。运放的输入端也有可能在信号路径中引入噪声。这些端通常具有109W至1013W的输入阻抗。高阻抗输入端对于输入电流比较敏感。如果从高阻抗输入端引出的走线靠近有快速变化电压的走线(如数字或时钟信号线)，就会发生这种情况，此时电荷通过寄生电容耦合到高阻抗走线中。这两条走线之间的关系如图7所示。图中，两条走线之间寄生电容的值主要取决于走线之间的距离(d)，以及两条走线保持平行的长度(L)。通过这个模型，高阻抗走线中产生的电流等于：I=C dV/dt。其中：I是高阻抗走线上的电流，C是两条PCB走线之间的电容值，dV 是有开关动作的走线上的电压变化，dt 是电压从一个电平变化
48、到下一个电平所用的时间。旁路电容和抗信号混叠滤波器的使用旁路电容有关旁路电容的一个原则是：在电路中始终包含旁路电容。如果设计电路时，没有加旁路电容，电源噪声很可能使电路的精度达不到12位。可在电路板上的如下两个位置放置旁路电容：一个电容(10mF至100mF)放置在电源侧，另一个电容放置在每个有源器件(包括数字和模拟器件)旁边。加在器件上旁路电容的值取决于使用的器件。如果器件的带宽小于或等于1MHz，那么采用1mF的电容可以显著降低引入的噪声。如果器件的带宽大于10MHz，0.1mF的电容可能比较合适。如果带宽在这两个频率之间，可同时使用这两种容值的电容，或使用其一。电路板上的每个有源器件都需要一个旁路电容。旁路电容必须尽可