《CPU光刻技术分析与展望 zuoye.doc》由会员分享，可在线阅读，更多相关《CPU光刻技术分析与展望 zuoye.doc（8页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、【精品文档】如有侵权，请联系网站删除，仅供学习与交流CPU光刻技术分析与展望 zuoye.精品文档.光刻技术分析与展望西安电子科技大学 微电子学院 14081081 鲁镝摘要： 光刻在半导体集成电路制造工艺中，无论是从占用的资金、技术还是人员来看，都有举足轻重的地位。光刻工艺的发展历史就是集成电路的发展历史，光刻技术的发展现状就是集成电路的发展现状，不论是最低端的，还是今天最为先进的集成电路制造，光刻技术水平始终决定着集成电路的生产水平。关键词：光刻 曝光 分辨率 EUV 极端紫外光源引言：30多年以来，集成电路技术的发展始终是随着光学光刻技术的不断创新所推进的。在摩尔定律的驱动下，光学光刻技
2、术经历了接触接近(Aligner)、等倍投影、缩小步进投影(Stepper)、步进扫描投影 (Scanner)曝光方式的变革(见图l所示)，曝光波长由436nm的h线向365nm的i线、继而到248nm的KrF05 m、035 m、01 m、90 nnl、65 nm、45 nnl等节点。光刻技术始终为摩尔定律的不断向前推进而孜孜不懈地努力着，目前已迈向了32 nn节点的开发阶段。正文： 人类社会对于“刻”、“做标记”并不陌生。作为文明的标志，远古的人们在洞穴中刻出了生命的图腾。作为现代科学的象征，今天的人们在半导体晶片上刻出电路的结构。远古的人们用的是木头，石头，今天人们更加聪明，需要刻在更加
3、微小的尺度上，人们用的是电和光。同样是一个刻，刻在半导体上就成了电路。l 光刻技术在半导体产业中的重要地位 当然实际上没有理论分析地这么简单。光刻只是在半导体上刻出晶体管器件的结构，以及晶体管之间连接的通路。要真正地实现电路，则还需要搀杂，沉积，封装等系列芯片工艺手段。但光刻是第一步，整个芯片工艺所能达到的最小尺寸是由光刻工艺决定的。自从1947年第一个晶体管发明以来，科学技术一直在迅猛发展，为更高级、更强大、成本效益和能效更高的产品发明铺平了道路。尽管进步巨大，但是晶体管发热和电流泄露问题始终是制造更小的晶体管、让摩尔定律持久发挥效力的关键障碍。毫无疑问，过去40年一直用来制造晶体管的某些材
4、料需要进行替代。 从第一个晶体管问世算起，半导体技术的发展已有多半个世纪了，现在它仍保持着强劲的发展态势，继续遵循Moore定律即芯片集成度18个月翻一番，每三年器件尺寸缩小0.7倍的速度发展。大尺寸、细线宽、高精度、高效率、低成本的IC生产，正在对半导体设备带来前所未有的挑战。 集成电路在制造过程中经历了材料制备、掩膜、光刻、清洗、刻蚀、渗杂、化学机械抛光等多个工序，其中尤以光刻工艺最为关键，决定着制造工艺的先进程度。随着集成电路由微米级向钠米级发展，光刻采用的光波波长也从近紫外（NUV）区间的436nm、365nm波长进入到深紫外（DUV）区间的248nm、193nm波长。目前大部分芯片制
5、造工艺采用了248nm和193nm光刻技术。目前对于13.5nm波长的EUV极端远紫外光刻技术研究也在提速前进。 随着芯片集成度的提高，对光刻技术提出了越来越高的要求。在上世纪80年代，普遍认为光学光刻技术所能达到的极限分辨率为0.5，但是随着一些新技术的应用和发展，包括光源、成像透镜、光致抗蚀剂、分步扫描技术以及光刻分辨率增强技术（RET）的发展，使其光刻极限已推进到目前的0.1 以下。尽管有人对光学光刻的潜力充满怀疑，但其仍以顽强的生命力，不断突破所谓的极限分辨率，是目前所采用的主流光刻技术。 光刻技术是集成电路的关键技术之一，它在整个产品制造中是重要的经济影响因子，光刻成本占据了整个制造
6、成本的35。光刻也是决定了集成电路按照摩尔定律发展的一个重要原因，如果没有光刻技术的进步，集成电路就不可能从微米进入深亚微米再进入纳米时代。 光刻技术的组成与关键点 光刻的基本原理是利用光致抗蚀剂（或称光刻胶）感光后因光化学反应而形成耐蚀性的特点，将掩模板上的图形刻制到被加工表面上。 光刻半导体芯片二氧化硅的主要步骤是： 1、涂布光致抗蚀剂； 2、套准掩模板并曝光； 3、用显影液溶解未感光的光致抗蚀剂层； 4、用腐蚀液溶解掉无光致抗蚀剂保护的二氧化硅层； 5、去除已感光的光致抗蚀剂层。 光刻技术的不断发展从三个方面为集成电路技术的进步提供了保证：其一是大面积均匀曝光，在同一块硅片上同时做出大量
7、器件和芯片，保证了批量化的生产水平；其二是图形线宽不断缩小，使用权集成度不断提高，生产成本持续下降；其三，由于线宽的缩小，器件的运行速度越来越快，使用权集成电路的性能不断提高。随着集成度的提高，光刻技术所面临的困难也越来越多。光刻系统的组成 光刻机是一种曝光工具，这是光刻工程的核心部分，其造价昂贵，号称世界上最精密的仪器，目前世界是已有7000万美金的光刻机。光刻机堪称现代光学工业之花，其制造难度之大，到现在全世界也不过两三家公司能够制造而已。ASML-XT1950i-EUV光刻机掩膜版 光刻胶（常伴随着光刻机的发展而前进，在一定程度上其也制约着光刻工艺的发展） 光刻技术主要指标： 分辨率W（
8、resolution）- 光刻系统所能分辨和加工的最小线条尺寸 焦深（DOF-Depth Of Focus）- 投影光学系统可清晰成像的尺度范围 关键尺寸（CD-Critical Dimension）控制 对准和套刻精度（Alignment and Overlay） 产率（Throughout） 价格 其中，W是决定光刻系统最重要的指标，也是决定芯片最小特征尺寸的原因。 其由瑞利定律决定：R= k1r/NA，其中r是光刻波的波长。 提高光刻分辨率的途径: 减小波长r，其中，光刻加工极限值：r/2 ，即半波长的分辨率 增加数值孔径 优化系统设计（分辨率增强技术） 减小k1 主流光刻技术: 248
9、nm DUV技术 （KrF准分子激光）- 0.10um 特征尺寸 193nm DUV技术 （ArF准分子激光）- 90nm特征尺寸 193nm 沉浸式技术 （ArF准分子激光）- 65nm特征尺寸新一代的替代光刻技术: 157nm F2 EUV光刻 紫外线光刻 电子束投影光刻 X射线光刻 离子束光刻 纳米印制光刻 光学透镜 透射式透镜（248nm、193nm) 反射式透镜（157nm） 掩膜版 由透光的衬底材料（石英玻璃）和不透光金属吸收层材料（主要是金属Cr）组成。 通常要在表面淀积一层抗深紫外光损伤的增光型保护涂层 分辨率增强技术(RET): Step-Scan 技术 偏轴照明(OAI)
10、邻近效应校正(OPC) 移相掩膜(PSM) 具有化学增强放大功能的快速感光光刻胶 光刻胶修剪(Resist Trimming) 抗反射功能和表面感光后的多层光刻胶 光波的特性与蚀刻在了解几种目前活跃的光刻技术之前，我们先来了解光波的特性。光波有多种频率。频率是指任意时间间隔内（通常为一秒钟）通过空间中某一点的波数。它的计量单位是周（波）/秒，或赫兹（Hz）。可见光的频率称为颜色，范围是430万亿Hz（红色）到750万亿Hz（紫罗兰色）。当然，频率的总范围超出可见光谱之外，从不足十亿Hz的无线电波到超过30亿Hz的伽马射线。 随着集成电路产品技术需求的提升，光刻技术也不断地提高分辨率，以制作更微
11、细的器件尺寸。全球光刻技术的进程。传统上提高光刻技术的分辨率无非是缩短曝光波长及增大镜头的数值孔径NA，通常缩短波长是最有效的方法之一。但是目前在缩短波长方面，各家光刻设备商都遇到的困境，或者说缩短波长已经成为整个行业最大的挑战。在各种活跃的光刻技术中，EUV技术拥有最短的曝光波长，但是目前推进非常艰难，而193nm传统光学光刻技术虽然老迈，但是加入了沉浸式技术配合之后，已经能够延伸到22nm左右工艺中。最为活跃的193nm浸入式光刻技术简介 直至2002年底浸入式技术迅速成为光刻技术中的新宠，而此前业界并没有认为浸入式技术有如此大的功效。因为此种技术的原理清晰及配合现有的光刻技术变动不大，获
12、得了人们的极大赞赏。 在传统的光刻技术中，其镜头与光刻胶之间的介质是空气，而所谓浸入式技术是将空气介质换成液体。实际上，浸入式技术利用光通过液体介质后光源波长缩短来提高分辨率，其缩短的倍率即为液体介质的折射率。例如，在193nm光刻机中，在光源与硅片（光刻胶）之间加入水作为介质，而水的折射率约为1.4，则波长可缩短为193/1.4=132nm。 如果放的液体不是水，或者是其它液体，但折射率比1.4高时，那实际分辨率可以非常方便地再次提高，这也是浸入式光刻技术能很快普及的原因。 193nm浸入式光刻技术是所有活跃的光刻技术中最为长寿最富有竞争力的，从这项技术一经提出，就获得了全球半导体厂商的一致
13、认可。因为它的构成方法可行并且投入小，除了节省设备制造商以及制程采用者大量研发及导入成本之外，它还击败开发过程问题重重的157nm光源的干式光刻技术。 前景光明的EUV极端远紫外光刻技术 随着光刻技术的进步，在157nm之后人们称之为下一代光刻技术（NGL）。其中EUV是最有前途的方法之一，也是今天我们讨论的主角。EUV技术最明显的特点是曝光波长一下子降到13.5nm，在如此短波长的光源下，几乎所有物质都有很强的吸收性，所以不能使用传统的穿透式光学系统，而要改用反射式的光学系统，但是反射式光学系统难以设计成大的NA，造成分辨率无法提高。 EUV技术还有些其它优点，如可通用KrF曝光中的光刻胶以
14、及由于短波长，不需要使用OPC（光邻近效应的图形补偿）技术等，大大降低了掩模成本。EUV技术的主要挑战如下：美国Cymer公司从1997年起就开始EUV光源的研制，目前的技术路线有三种：第一种源自Cymer的高密度等离子体激光器；第二种是放电型等离子体激光器（DPP）；第三种是基于激光产生等离子体（LPP）技术。为实现芯片批量生产需要高功率的激光器，同时又是降低EUV光刻机的关键。目前EUV光源的功率己可达10W，试验样机的要求是30W，而真正满足批量生产要求是100W。在EUV光刻技术中，由于掩模是采用反射式（通常都是穿透式），所以掩模的制作十分困难。一般采用80层堆叠的Mo/Si薄膜，每一
15、个Mo（钼）层与Si（硅）层的厚度分别为2.8nm及4.0nm。而且要求每层必须绝对平滑，误差只容许一个原子大小，所以如何制作多层涂布低缺陷的掩模仍是个大挑战。目前认为在掩模上的颗粒尺寸在50nm时就无法接受，所以通常要采用掩模修正技术，如离子铣，或者用电子束在局部区域加热气化修正多余的图形等。另外涉及到掩模的储存、运输及操作也非常困难。从EUV辐射的残骸可能破坏EUV系统的光学镜片，作为近期目标，镜片的寿命至少要几个月。业界为了EUV，即下一代光刻技术付出了许多努力，如美国的EUVLLC、欧洲的EU41C、日本的ASET及EUVA等公司。 EUV技术原理浅析为了继续缩小线宽，扩大芯片容量，人
16、们一直在开发新的集成电路生产技术。如：X射线接近式光刻、电子束投影光刻、离子柬投影光刻和软X射线投影光刻等。为了强调软X射线投影光刻与现有光刻的连续性，现在普遍称其为“极紫外投影光刻”。极紫外投影光刻EUV的几个关键技术已经突破，最有希望成为下一代集成电路的生产技术。它采用13nm的工作波长，理论上适用于线宽22nm以下的集成电路生产。EUV是目前距实用话最近的一种深亚微米的光刻技术。他仍然采用前面提到的分步投影光刻系统，只是改变光源的波长，即采用波长更短的远紫外线。目前已经采用248nm、193nm的准分子激光光刻出0.18um的细线条，在采用近程校正、移相掩膜等新技术后可达到0.15um。
17、波长为157nm的准分子激光光刻技术也将近期投入应用。如果采用波长为13nm的EUV，则可得到0.1um的细条。采用的EUV进行光刻的主要难点是很难找到合适的制作掩膜版的材料和光学系统。 关于EUV理论上的探讨和初步的实验在 80年代中期就有学者做过相关工作。但一直到90年代末期，芯片工艺的飞速发展以及微缩过程中所遇到的种种难题才使得工业界产生了紧迫感。而且集成电路发展的过程也清楚地显示，如果不对当前的芯片工艺做大刀阔斧的改进，尽快地推出EUV工艺，摩尔定律甚至整个芯片工业都将面临前所未有的危机。Intel巨资开发的Intels Micro Exposure Tool（MET）IMEC开发的E
18、UV alpha demonstration tool 1997年由Intel、AMD、Micron、Motorola、SVGL、USAL、ASML组成极紫外有限公司（EUVLLC）和在加州的三个国家实验室成立。EUV系统主要由四部分构成： 极端紫外光源 反射投影系统 光刻模板（mask） 能够用于极端紫外的光刻涂层（photo-resist） 无论是哪个部分，传统的光刻工艺都无用武之地，需要重新设计。极端紫外光源非常难设计，现有的激光器在极端紫外光谱输出功率低，无法达到光刻所需的能量要求。而让问题变得更复杂的是，极端紫外光会被绝大多数的材料吸收，包括空气，传统的光刻透射投影设备等。 EUV技
19、术目前的定位困境 由于193nm沉浸式工艺的延伸性非常强，同时EUV技术耗资巨大进展缓慢。现在各家厂商对于EUV光刻目前的应用，基本上可以用绝望来形容，但是对于这项技术未来的前景，所有开发商都从未放弃。EUV的问题到现在都还没找到合适的快速稳定性变的光溶胶，找不到合适的光溶胶，刻深和侵蚀速率就没办法控制。EUV技术所需要的掩膜 各家厂商都清楚，半导体工艺向往下刻，使用EUV技术是必须的。而且EUV技术也能通过液相折射来降低波长，因为所有折射都可以降低波长，也就是说EUV技术可以有效拓展工艺深度。但是现在困扰光刻胶的问题不是波长，而是频率，光的能量不够，就没办法诱发反应。波长越短，频率越高，光的
20、能量正比于频率，反比于波长。但是因为频率过高，传统的光溶胶直接就被打穿了。现在材料学，固体物理和凝聚态物理已经从全部方向上开始制约半导体工艺的发展了。 所以现在EVU技术要突破，从外部支持来讲，要换光溶胶，但是合适的一直没找到。而从EUV技术自身来讲，同时尽可能的想办法降低输出能量。Intel和IBM还有AMD都已经用EVU蚀刻出一些图案，问题是不是光刻出图案就可以了，影响刻蚀质量的因素除了边缘稳定性，还有刻深。EUV（极紫外线光刻技术）是下一代光刻技术（32nm节点的光刻技术）。它是采用波长为13.4nm的软x射线进行光刻的技术。英特尔、IBM是EUV光刻技术的积极支持者，ASML、尼康、佳
21、能是EUV光刻机的开发商。根据2007年得到的资料，ASML已研制出2台试用型EUV光刻机供32nnl工艺研发用，不作生产用，设备名称AlphaDemoTool（ADT），价格6500万美元。一台给美国纽约州Albang大学纳米科学与工程学院（CSNE），另一台给比利时IMEC微电子中心。近年来，EUV光刻技术研究成果与战绩： 1、2004年9月日本EUV光刻系统开发协会表示，正在瞄准CO2激光光源，它可降低激光成本20。该协会正在研究2种光源，一是成本较高的激光产生的等离子，在中等聚焦下，消耗3.1W功率。若添加一个调压放大器，将YAG激光功率从现在的1.3 kW提高到1.5 kW，最终达4
22、 kW 目标；二是存在碎片问题的放电产生等离子。 2、2005年德国xfreme Tech公司开发出800W EUV光源，2010年可达1000W。 3、2006年9月欧洲Focus GmH、Bielefeld大学和Maine大学联合推出用于EUV光刻机的光致电子显微镜，它对芯片不产生破坏作用，测量精度可达20nm特征尺寸。它是欧洲委员会资助EUV开发More Moor项目，为期3年（20042006年），投资2325万欧元。 4、2006年12月ASML以2.7亿美元收购半导体设计晶圆制造技术商Brion Tech公司，后者致力于计算光刻市场，包括设计验证、刻线增强技术和光学矫正等。目前EU
23、V光刻技术存在的问题： 造价太高，高达6500万美元，比193nm ArF浸没式光刻机贵； 未找到合适的光源； 没有无缺陷的掩模； 未研发出合适的光刻胶； 人力资源缺乏； 不能用于22nm工艺早期开发工作。虽然目前EUV光刻技术还存在不少问题，但业界并未对它判处“死刑”，但是Intel和IBM之前的表态，充分表明193 nm ArF浸没式光刻技术将成为32nm/22nm工艺的主流光刻技术，EUV要想发挥实力还得等待时机。 EUV技术与光刻发展极限在文章的这一部分，我们引用了Nature Photonics记者访问世界芯片制造协会SEMATECH、先进技术研究部副总裁John Warlaumon
24、t，就光刻技术的未来发展进行的采访。希望这段采访内容和John Warlaumont先生的回答，能解释大家对EUV技术的前景以及现在面对的困境。1、光刻技术的当前状态怎样？ 目前，芯片行业中的很多公司均采用193nm光刻技术或者193nm浸没式光刻技术以得到特征尺寸为32nm或者45nm的半道宽。线宽在行业中包括一列线宽与相邻两线的间距它代表刻写所能达到的最大密度，比单纯的特征尺寸更具有技术上的优越性。利用巧妙的图形成型方案，例如双重或者多重成型技术，可以得到大小为27nm的半道宽。EUV技术在实验室的应用 对于193nm光刻技术来说，这原本是不可能的。尽管目前193nm光刻技术仍然具有一定的
25、市场，但很多人都认识到这应该是最后的光刻技术了。当我们在努力的接近光刻极限时，例如采用浸没透镜技术以提高系统的数值孔径，其它类型的刻写技术也开始了研究和应用。在众多的刻写技术中，特征尺寸已经不是唯一的驱动因素了，成本也是一个主要的考虑因素。双重图形成型技术要求在同一层面上刻写两次，而且还需要一个附加的腐蚀步骤，所以成本很高。这就是为什么很多公司转向极紫外（EUV）光刻技术的原因。这种技术可以得到特征尺寸仅为22nm的半道宽，但目前需求程度还不是很高，而且采用193nm光刻技术可以很容易达到当前水平，但是很多公司仍然选择采用这种技术，只因为其成本较低。2、EUV光刻是下一代选择的技术吗？ 答案是
26、肯定的。很多半导体企业都对这种技术加以关注，并且投入大量的资金来建设这种技术所需的配套设施。由于EUV技术是所开发的各种技术中最为困难且最具有技术挑战的刻写技术，所以它需要该行业中最大规模的联合以争取在2012年或2013年把这种技术推向市场。刻写技术是半导体行业基础设施建设中最重要也是成本最高的环节，很多公司都在努力的把EUV技术推向市场。3、为什么开发EUV技术十分困难？ EUV技术中最大的难题是EUV辐射容易被空气和其它材料吸收。这意味着需要开发新型的用于EUV技术的光学器件，新的掩膜以及新的技术。这也意味着EUV刻写的整个过程需要在真空中进行。4、在EUV技术商用之前还有哪些困难需要克
27、服？ 在EUV技术商用之前，有许多的技术难点需要克服，但是最为关键的是光学器件的减少，光源以及掩膜问题。一个EUV刻写系统需要许多个由100层薄膜材料组成的反射镜。这些薄膜材料通常只有几个分子的厚度，这需要精确控制到埃的精度。不仅如此，用于EUV刻写技术的光源不能是普通的激光或者一般光源，而是通过激光或者放电方法得到的激发等离子体源。尽管人们在光源开发上已经取得了很大的进步，但是主要的问题是光源的功率达不到要求。目前的EUV系统只能传输刻写所需功率的1020，但是我们相信这个问题会及时得以解决。制作零缺陷的EUV刻写掩膜也是该技术面临一个重要问题，需要进一步开发研究。目前，人们采用电子束技术制
28、作掩膜，但是制作效率太低。一些公司采用多束电子束刻写以增加制作效率，但是我担心这种技术实效性不够。EUV刻写技术只有在所有的基础设施都完备的情况下才能推向市场。掩膜技术是该领域中投资欠缺的环节，需要下大力气研究。5、EUV技术的极限情况是什么？ 我们相信采用EUV刻写技术可以得到特征尺寸达10nm的最小线宽，所以这种技术可以延续特征尺寸递减规律至少一代。每当人们预测一种技术的极限时，科学家和工程人员总会发现一种方法来打破这种极限。但是，对于EUV技术来说，我们已经开始达到这种技术的最小极限。例如，我们谈到的电子转换器件，这种器件仅由几个原子组成。在这种请况下，我们不知道极限是什么，也不知道我们
29、从这个极限走向何方。要是有一天刻写技术不再像今天这样深刻影响着电子产业的发展，相反，一些其它的制造芯片的技术将会开发出来。6、其它刻写技术情况如何？ 关于下一代刻写技术，在制作集成电路上目前还没有一种技术比EUV技术更可行。然而，人们也开发了其它几种刻写技术用于其它方面，例如光子器件、微电子机械系统和记忆芯片等。纳米压印技术已经开始产业化，而且Sematech协会正在尝试着把该技术用于半导体行业。尽管这种技术具有很高的分辨率，但是这种技术属于刻写技术中的切触形式，而且还会引入很多缺陷，所以在集成电路中应用有限。这种技术在存储领域中具有很大的应用前景。自组装技术也是一种制作超细线宽的技术，前景很大。参考文献：1 光刻技术半导体工业的“领头羊”2 半导体光刻技术概况3 湿浸式光刻技术成为半导体产业新宠4 光刻技术的发展极限SEMATECH公司副总裁访谈5 光刻行业遭双重打击 下一代光刻技术面临难题6 EUV技术对光刻胶，掩膜版的要求7 极紫外投影光刻掩膜技术8 193nm沉浸式光刻技术发展现状及今后难点9 450mm，EUV，TSV都将延迟10 沉浸式光刻缩小至22纳米节点，IBM抛弃EUV11 Intel欲将193nm沉浸式光刻技术延用至11nm制程节点