《设计的一线制汽车控制器设计.doc》由会员分享，可在线阅读，更多相关《设计的一线制汽车控制器设计.doc（34页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、【精品文档】如有侵权，请联系网站删除，仅供学习与交流设计的一线制汽车控制器设计.精品文档.目 录摘 要第一章 绪论 1第二章 系统硬件设计 32.1 方案论证 32.1.1 设计原理 32.1.2 论证方案 32.1.3 器件选择 42.2 主控制器的选择 52.2.1 DSP发展概述及DSP基础 52.2.2 所用芯片TMS320F240 102.2.3系统配置和中断 112.2.4 存储器介绍 122.2.5 时钟电路设计 132.2.6 复位电路设计 162.2.7 数字I/O接口 172.3 前向通道A/D 17 2.3.1 信号采集模块 172.3.2 CD4051介绍 182.3.
2、3 TMS320F240的ADC模块 202.4 后向通道D/A 222.4.1 D/A转换器DAC8562 232.4.2 运放电路 23第三章 软件设计 25 3.1 前言 25 3.2 流程图 25第四章 结束语 28参考文献附录 程序清单毕业设计（论文）原创性声明和使用授权说明原创性声明本人郑重承诺：所呈交的毕业设计（论文），是我个人在指导教师的指导下进行的研究工作及取得的成果。尽我所知，除文中特别加以标注和致谢的地方外，不包含其他人或组织已经发表或公布过的研究成果，也不包含我为获得 及其它教育机构的学位或学历而使用过的材料。对本研究提供过帮助和做出过贡献的个人或集体，均已在文中作了明
3、确的说明并表示了谢意。作 者 签 名： 日 期： 指导教师签名： 日期： 使用授权说明本人完全了解 大学关于收集、保存、使用毕业设计（论文）的规定，即：按照学校要求提交毕业设计（论文）的印刷本和电子版本；学校有权保存毕业设计（论文）的印刷本和电子版，并提供目录检索与阅览服务；学校可以采用影印、缩印、数字化或其它复制手段保存论文；在不以赢利为目的前提下，学校可以公布论文的部分或全部内容。作者签名： 日 期： 第一章 绪论一线制汽车控制器是应用WZ位置码通讯技术派生出来的一套全新概念的汽车控制器。WZ位置码通讯技术是一个全新的概念，现在已取得国际专利，而一线制汽车控制器已获得国家专利。WZ位置码技
4、术的主要特点是：包括计算机在内的所有数字元件，设备之间通讯管脚及导线只有一个，而其通讯速度可以达到或接近计算机并行通讯的速度。目前，这一通讯技术的理论已完全成型，实际应用我们首选在汽车上，也就是一线制汽车控制器。应用WZ位置码通讯技术，首先开发了WZ32-0-1系统，它的特点是：1. 主频3.3K，汽车操作响应时间0.01S；2. 全车逻辑控制线只有一根，这一控制线完全实现双工特点；3. 全车没有任何过载及短路保护元器件，完全依靠线路自行控制；4. 全车不存在本系统以外的时间及逻辑控制元件；5. 全车所有主令元件由传统的符合元件变为信号元件，其通过的平均电流由安培级下降到微安级；6. 司机操作
5、功能全部集中在方向盘上，方便了司机的操作；7. 整车成本有所下降，预计下降幅度10%-20% 。 图1.1 控制器脉冲功能分布图目前，以上系统已经完成试车，在轻型车CA1046L试车25000公里，在红旗CA7221试车35000公里，情况良好。所以，以上产品已经由实验室阶段转入生产阶段。在原WZ-0-1系统的基础上，又新研制出了WZ64-0-2系统，这一系统在WZ32-0-1的基础上又增加了以下功能：1车实现自检，并显示报警信息，将故障隐患及故障点直接显示给司机，使汽车行使更加安全；2主频 由3.3K上升到6K，响应时间保持0.01S；3控制点由32点上升到64点；以上系统的实验阶段已经结束
6、。现在正在研制WZ128-0-10系统，这一系统的主要特点是：可以将全车的所有模拟信号转变为WZ信号，从而完成包括电喷，ABS,仪表在内的整车所有信号融入一线控制之中，彻底实现整车的一线制控制。第二章 系统硬件设计2.1 方案论证 设计要求：以DSP为主控制器，设计一个检测装置。接受板接收发射板以主频3.3K发出一系列 2V或4V电平的脉冲，要求控制相应的继电器动作。要求自行模拟发射板发出主频3.3K发出一系列2V或4V电平的脉冲。在相应位置的2V电平脉冲变为4V电平脉冲。然后进行检测，判断接收板的好坏。2.1.1 设计原理一线制汽车控制器接收板的工作过程是：接收板接收来自发射板以主频3.3K
7、发出的一系列2V或4V的电平脉冲，当脉冲为2V时，接收板不动作，当脉冲为4V时，接收板相应的控制信号变为12V电平，控制相应的继电器动作。根据上述原理，接收检测板首先要模拟发射板发出3.3K发出一系列2V或4V的电平脉冲，在相应位置的2V电平脉冲基础上叠加为4V电平脉冲，然后对接收板的输出信号进行检测，以判断接收板的好坏。2.1.2 论证方案方案一：采用89C51单片机实现。单片机软件编程自用度大，可用编程实现各种控制算法和逻辑控制。不过单片机对于外部数据的采集需另接A/D转换来实现，导致外围电路比较复杂。 方案二：采用高速数字信号处理器 DSP实现。DSP内置模数转换器等外设，片内具有丰富的
8、可编程多路复用I/O引脚，而且它的数据处理速度与89C51相比更有优势，在软件编程方面，DSP的语言可以采用C语言和汇编语言相结合的更为灵活的方式。基于以上优点，本设计采用高速数字信号处理器（DSP）作为控制电路的核心。2.1.3 器件选择主控制器的选择在众多的DSP芯片种类中，最成功的是美国德克萨斯仪器公司（Texas Instruments，简称TI）的一系列产品。TI公司在1982年成功推出启迪一代DSP芯片TMS32010及其系列产品TMS32011、TMS32C10/C14/C15/等，之后相继推出了第二代DSP芯片TMS32020、TMS320C25/C26/C28，第三代DSP芯
9、片TMS32C30/C31/C32，第四代DSP芯片TMS32C40/C44，第五代DSP芯片TMS32C50/C51/C52/C53以及集多个DSP于一体的高性能DSP芯片TMS32C80/C82等。采用TI公司的TMS320LF240x芯片作为控制器。TMS320LF240x芯片作为DSP控制器24x系列的新成员，是TMS320C2000平台下的一种定点DSP芯片。从结构设计上讲，240x系列DSP提供了低成本、低消耗、高性能的处理能力，对电机的数字化控制作用非常突出。TI公司的TMS320F240器件是基于TMS320C2 型16位定点数字信号处理器（DSP）的新型DSP控制器。由于F2
10、40器件片内集成了544字双口RAM、双10位模数转换模块、串行通信接口以及提供死区功能和12路比较/脉冲宽度调制通道的事件管理器模块，并将存储器和外设集成到控制器内部，使得F240在诸多微机控制系统中得到了广泛的应用。基于上述原因，本次设计采用TMS320F240作为控制器 存储器 CY7C199CY7C199是一种采用COMS工艺制成的32K 8位的SRAM芯片，采用28引脚DIP封装或其它的封装形式。该电源5伏供电，其输入输出电平与TTL电平兼容，三态输出。它的读写访问时间根据不同型号可从20ns200ns。该芯片具有低功耗操作方式，当未选通时，芯片处于底功耗状态，这时可减少80%以上的
11、功耗，只需要2伏电源供电，几十微安电流就可以保持数据不变，此性能可用于电池供电的数据掉电保护操作。AD转换 DAC8562 目前，在测试和控制领域中，大量地使用了数据采集系统，而且位数更多、速度更快、精度更高的D/A转换器件不断出现。DAC8562是高速高精度12位数字模拟转换器芯片，由于DAC8562转换器件的功耗特别低，而且其线性失真可低达0.012%，因此，该D/A转换器芯片特别适合于精密模拟数据的获得和控制。此外，由于DAC8562器件内部带有激光制作的精密晶片电阻和温度补偿电路以及NMOS开关，因而可充分保证DAC8562具有12位的精度。 DAC8562其性能指标，精度要求完全符合
12、设计要求。运放电路 LM324 设计中，运放电路主要实现电平脉冲的放大，并且，放大倍数不是很大，LM324是四运放集成电路，它采用14脚双列直插塑料封装。它的内部包含四组形式完全相同的运算放大器，除电源共用外，四组运放相互独立。使用LM324运放电路可实现设计要求。时钟电路设计采用封装好的晶体振荡器，将外部时钟源直接输入X2/CLKIN引脚，而将X1引脚悬空。如图所示。只要将晶体振荡器的4脚接+5V，2引脚接地，就可以在3脚上获得时钟信号。 图2.1晶体振荡器复位电路TMS320F240芯片的引脚/RS是复位输入信号，当该引脚电平为低时使芯片复位。在设计复位电路时，一般应从两种复位的需要去考虑
13、，一个是上电复位；另一个是工作中的复位。在系统刚接通电源时，复位电路应处于低电平以使系统从一个初始状态开始工作：这段低电平时间应该大于系统的晶体振荡器起振时间，以便避开振荡器起振时的非线性特性对整个系统的影响：通常，共振需要100200ms的稳定时间，则上电复位时间应该大于200ms：工作中复位则要求复位的低电平至少保持6个时钟周期，以使芯片的初始化能够正确的完成。2.2主控制器2.2.1 DSP发展概述及DSP基础一.什么是DSP芯片 DSP芯片，也称数字信号处理器，是一种具有特殊结构的微处理器。DSP芯片的内部采用程序和数据分开的哈佛结构，具有专门的硬件乘法器，广泛采用流水线操作，提供特殊
14、的DSP 指令，可以用来快速地实现各种数字信号处理算法。根据数字信号处理的要求，DSP芯片一般具有如下的一些主要特点：（一）在一个指令周期内可完成一次乘法和一次加法。（二）程序和数据空间分开，可以同时访问指令和数据。（三）片内具有快速RAM，通常可通过独立的数据总线在两块中同时访问。（四）具有低开销或无开销循环及跳转的硬件支持。（五）快速的中断处理和硬件I/O支持。（六）具有在单周期内操作的多个硬件地址产生器。（七）可以并行执行多个操作。（八）支持流水线操作，使取指、译码和执行等操作可以重叠执行。与通用微处理器相比，DSP芯片的其他通用功能相对较弱些。二.DSP芯片的发展 世界上第一个单片DS
15、P芯片是1978年AMI公司宣布的S2811，1979年美国Iintel公司发布的商用可编程期间2920是DSP芯片的一个主要里程碑。这两种芯片内部都没有现代DSP芯片所必须的单周期芯片。 1980年。日本NEC公司推出的PD7720是第一个具有乘法器的商用DSP 芯片。第一个采用CMOS工艺生产浮点DSP芯片的是日本的Hitachi 公司，它于1982年推出了浮点DSP芯片。1983年，日本的Fujitsu公司推出的MB8764，其指令周期为120ns ，且具有双内部总线，从而处理的吞吐量发生了一个大的飞跃。而第一个高性能的浮点DSP芯片应是AT&T公司于1984年推出的DSP32。 在这么
16、多的DSP芯片种类中，最成功的是美国德克萨斯仪器公司（Texas Instruments，简称TI）的一系列产品。TI公司灾982年成功推出启迪一代DSP芯片TMS32010及其系列产品TMS32011、TMS32C10/C14/C15/C16/C17等，之后相继推出了第二代DSP芯片TMS32020、TMS320C25/C26/C28，第三代DSP芯片TMS32C30/C31/C32，第四代DSP芯片TMS32C40/C44，第五代DSP芯片TMS32C50/C51/C52/C53以及集多个DSP于一体的高性能DSP芯片TMS32C80/C82等。 自1980年以来，DSP芯片得到了突飞猛进
17、的发展，DSP芯片的应用越来越广泛。从运算速度来看，MAC（一次乘法和一次加法）时间已经从80年代初的400ns（如TMS32010）降低到40ns（如TMS32C40），处理能力提高了10多倍。DSP芯片内部关键的乘法器部件从1980年的占模区的40左右下降到5以下，片内RAM增加一个数量级以上。从制造工艺来看，1980年采用4的N沟道MOS工艺，而现在则普遍采用亚微米CMOS工艺。DSP芯片的引脚数量从1980年的最多64个增加到现在的200个以上，引脚数量的增加，意味着结构灵活性的增加。此外，DSP芯片的发展，是DSP系统的成本、体积、重量和功耗都有很大程度的下降。三.DSP芯片的分类
18、DSP的芯片可以按照以下的三种方式进行分类。（一）按基础特性分 这是根据DSP芯片的工作时钟和指令类型来分类的。如果DSP芯片在某时钟频率范围内的任何频率上能正常工作，除计算速度有变化外，没有性能的下降，这类DSP芯片一般称之为静态DSP芯片。 如果有两种或两种以上的DSP芯片,它们的指令集和相应的机器代码机管脚结构相互兼容,则这类DSP芯片称之为一致性的DSP芯片。（二）按数据格式分 这是根据DSP芯片工作的数据格式来分类的。数据以定点格式工作的DSP芯片称之为定点DSP芯片。以浮点格式工作的称为DSP芯片。不同的浮点DSP芯片所采用的浮点格式不完全一样，有的DSP芯片采用自定义的浮点格式，
19、有的DSP芯片则采用IEEE的标准浮点格式。（三）按用途分 按照DSP芯片的用途来分，可分为通用型DSP芯片和专用型的DSP芯片。通用型DSP芯片适合普通的DSP应用，如TI公司的一系列DSP芯片。专用型DSP芯片市为特定的DSP运算而设计，更适合特殊的运算，如数字滤波，卷积和FFT等。四.DSP芯片的选择（一）设计DSP应用系统，选择DSP芯片时非常重要的一个环节。只有选定了DSP芯片才能进一步设计外围电路集系统的其它电路。总的来说，DSP芯片的选择应根据实际的应用系统需要而确定。一般来说，选择DSP芯片时考虑如下诸多因素。1.DSP芯片的运算速度。运算速度是DSP芯片的一个最重要的性能指标
20、，也是选择DSP芯片时所需要考虑的一个主要因素。DSP芯片的运算速度可以用以下几种性能指标来衡量：（1）指令周期。就是执行一条指令所需要的时间，通常以ns为单位。（2）MAC时间。即一次乘法加上一次加法的时间。（3）FFT执行时间。即运行一个N点FFT程序所需的时间。（4）MIPS。即每秒执行百万条指令。（5）MOPS。即每秒执行百万次操作。（6）MFLOPS。即每秒执行百万次浮点操作。（7）BOPS。即每秒执行十亿次操作。2.DSP芯片的价格。根据一个价格实际的应用情况，确定一个价格适中的DSP芯片。3.DSP芯片的硬件资源。4.DSP芯片的运算速度。5.DSP芯片的开发工具。6.DSP 芯
21、片的功耗。7.其它的因素，如封装的形式、质量标准、生命周期等。（二）DSP应用系统的运算量是确定选用处理能力多大的DSP芯片的基础。那么如何确定DSP系统的运算量以选择DSP芯片呢？1.按样点处理 按样点处理就是DSP算法对每一个输入样点循环一次。例如；一个采用LMS算法的256抽头德的自适应FIR滤波器，假定每个抽头的计算需要3个MAC周期，则256抽头计算需要256*3=768个MAC周期。如果采样频率为8KHz，即样点之间的间隔为125s的时间，DSP芯片的MAC周期为200s，则768个周期需要153.6s的时间，显然无法实时处理，需要选用速度更快的芯片。2.按帧处理 有些数字信号处理
22、算法不是每个输入样点循环一次，而是每隔一定的时间间隔（通常称为帧）循环一次。所以选择DSP芯片应该比较一帧内DSP芯片的处理能力和DSP算法的运算量。假设DSP芯片的指令周期为P（ns），一帧的时间为（ns），则该DSP芯片在一帧内所提供的最大运算量为/ P 条指令。五.DSP芯片的基本结构（一）DSP芯片的基本结构包括：1.哈佛结构；2.流水线操作；3.专用的硬件乘法器；4.特殊的DSP指令；5.快速的指令周期。（二）哈佛结构 哈佛结构的主要特点是将程序和数据存储在不同的存储空间中，即程序存储器和数据存储器是两个相互独立的存储器，每个存储器独立编址，独立访问。与两个存储器相对应的是系统中设置
23、了程序总线和数据总线，从而使数据的吞吐率提高了一倍。由于程序和存储器在两个分开的空间中，因此取指和执行能完全重叠。 流水线与哈佛结构相关，DSP芯片广泛采用流水线以减少指令执行的时间，从而增强了处理器的处理能力。处理器可以并行处理二到四条指令，每条指令处于流水线的不同阶段。如2.2图所示是一个三级流水线操作的例子。图2.2 三级流水线操作（三）专用的硬件乘法器乘法速度越快，DSP处理器的性能越高。由于具有专用的应用乘法器，乘法可在一个指令周期内完成。（四）特殊的DSP指令DSP芯片是采用特殊的指令。 快速的指令周期哈佛结构、流水线操作、专用的硬件乘法器、特殊的DSP指令再加上集成电路的优化设计
24、可使DSP芯片的指令周期在200ns以下。六.DSP系统的特点 数字信号处理系统是以数字信号处理为基础，因此具有数字处理的全部特点：（一）接口方便。DSP系统与其它以现代数字技术为基础的系统或设备都是相互兼容，这样的系统接口以实现某种功能要比模拟系统与这些系统接口要容易的多。（二）编程方便。DSP系统的可编程DSP芯片可使设计人员在开发过程中灵活方便地对软件进行修改和升级。（三）稳定性好。DSP系统以数字处理为基础，受环境温度以及噪声的影响较小，可靠性高。（四）精度高。16位数字系统可以达到的精度。（五）可重复性好。模拟系统的性能受元器件参数性能变化比较大，而数字系统基本上不受影响，因此数字系
25、统便于测试，调试和大规模生产。（六）集成方便。DSP系统中的数字部件有高度的规范性，便于大规模集成。七.DSP芯片的应用 自从DSP芯片诞生以来，DSP芯片得到了飞速的发展。DSP芯片高速发展，一方面得益于集成电路的发展，另一方面也得益于巨大的市场。在短短的十多年时间，DSP芯片已经在信号处理、通信、雷达等许多领域得到广泛的应用。目前，DSP芯片的价格也越来越低，性能价格比日益提高，具有巨大的应用潜力。DSP芯片的应用主要有：（一）信号处理-如，数字滤波、自适应滤波、快速傅里叶变换、相关运算、频谱分析、卷积等。（二）通信-如，调制解调器、自适应均衡、数据加密、数据压缩、回坡抵消、多路复用、传真
26、、扩频通信、纠错编码、波形产生等。（三）语音-如语音编码、语音合成、语音识别、语音增强、说话人辨认、说话人确认、语音邮件、语音储存等。（四）图像/图形-如二维和三维图形处理、图像压缩与传输、图像增强、动画、机器人视觉等。（五）军事-如保密通信、雷达处理、声纳处理、导航等。（六）仪器仪表-如频谱分析、函数发生、锁相环、地震处理等。（七）自动控制-如引擎控制、深空、自动驾驶、机器人控制、磁盘控制。（八）医疗-如助听、超声设备、诊断工具、病人监护等。（九）家用电器-如高保真音响、音乐合成、音调控制、玩具与游戏、数字电话/电视等。2.2.2 所用芯片TMS320F240介绍 1TMS320F240性能
27、指标TMS320F240是TI公司生产的一种低价格高性能16位定点运算DSP芯片，其主要性能指标为：（1）内核CPU：32位中央算术逻辑单元（CALU）；32位累加器；16位16位并行乘法器，产生32位乘积；三个定标移位器；八个16位辅助寄存器和一个用于数据存储器间接寻址的专用算术单元。（2）存储器：544字16位片内数据/程序双口RAM；16K字16位片内程序FLASH；224K字16位最大寻址存储范围；16位地址总线和16位数据总线。（3）中断：功率驱动保护中断，复位，NMI（不可屏蔽中断）和三个可屏蔽中断。（4）速度：50ns指令周期（20MIPS），且大多数指令为单周期。（5）定时器：
28、3个16位通用定时器，共有6个可设置模式。（6）双10位A/D转换器。（7）28个可单独编程的多路复用I/O引脚。（8）串行通信接口（SCI）。（9）基于锁相环（PLL）的时钟模块。（10）带实时中断的看门狗定时器模块。2CPUTMS320F240的中央处理单元包括：(1)32位中央算术逻辑单元(CALU)和累加器，可实现二进制补码算术运算；(2)CALU的输入/输出数据定标移位器，用于定标、位抽取、扩展算术运算和溢出预防操作的32位移位器；(3)乘法器，实现16位16位二进制不码乘法运算，输出32位结果；(4)辅助寄存器算术单元(ARAU)和辅助寄存器。图2.3 TMS320F2402.2.
29、3 系统配置和中断TMS320F240的中断可以划分为：软件中断：由指令INTR、NMl、TRAP向CPU发出中断信号。硬件中断：1外部硬件中断，由外部中断引脚上的中断申请信号触发。2内部硬件中断，由片内外围设备的请求信号触发。从另一个角度讲，TMS320F240的中断可以划分为：可屏蔽中断：仅包括硬件中断，可以通过软件屏蔽或使能。非屏蔽中断：包括所有软件中断和外部硬件中断RS、NMl，它们不能被屏蔽。TMS320F240的中断响应过程可分为以下3个主要阶段：1.接收中断请求：由指令启动的软件中断、来自引脚的中断请求或由片内外围器件发出的硬件中断向CPU提出中断请求。 2.响应中断：如果中断是
30、可屏蔽的，则必须满足某种条件，TMS320F240才进行响应。而对于非屏蔽硬件中断和软件中断来说，CPU立即响应。 3.执行中断服务程序。一旦中断被确认，TMS320F240将迫使CPU转移到预先确定的中断矢量地址，转人相应的中断服务子程序入门，并执行该程序。F240芯片的外部中断引脚个数因为型号的不同而有所不同，最多可有6个外部引脚，它们的极性和大多数的优先级都可通过类型A、B、C中断控制寄存器进行软件编程，在本设计中用到了由片内外围设备中断。2.2.4 存储器存储器选用CYPRESS公司生产的CMOS静态存储器CY7C199。 CY7C199主要性能指标为：a) 大容量32K8bit St
31、atic RAM；b) 快速访问时间15ns；c) 兼容TTL电平输入输出；d) 低功耗，自动省电模式。在本系统中使用2片RAM用于存储数据，地址范围：8000HFFFFH，共64K8bit，则分配给每个通道的存储深度达到64Kbit。图2.4 CY7C199TMS320F240外扩两片CY7C199的硬件连线图 图2.5 TMS320F240与CY7C199的连线图2.2.5 时钟电路设计计算机系统中的时钟分为硬件时钟和软件时钟，以及绝对时钟和相对时钟。时钟可以防止系统陷入死循环，实现作业按时间片轮转运行，给出正确的时间信号，定时唤醒事件确定时间执行的事件等。DSP中的时钟模块为整个器件提供
32、各种时钟频率。该模块有6个引脚：OSCBYP非、XTAL1/CLKIN和XTAL2。OSCBYP非用来选择内部震荡器是否被旁路，如果OSCBYP非接高电平，表示使用内部震荡器，上电后震荡器电路大约需要1ms才会产生稳定的时钟。若OSCBYP非引脚接地，表示旁路内部震荡器使用外部时钟输入，此时引脚XTAL2悬空，在这次设计中采用了OSCBYP非引脚接地的接法，晶体震荡器采用的是18432M。图2.6 晶体震荡电路F240DSP控制器的时钟系统有别于一般的微控制器，它利用接在外部总线上的锁相环时钟模块（PLL）为整个F240控制器提供所需要的各种时钟信号，PLL是一个8位外设。连接在外设总线上的
33、PLL时钟模块为整个器件提供所需要的各种时钟信号。PLL可产生4种不同频率的时钟：（1） CPUCLK（CPU时钟）。这是PLL模块提供的最高频率时钟，CPU、所有直接挂接在CPU总线上的存储器及外设都使用该时钟信号，外部存储器接口也使用这个时钟。片内所有其他的时钟信号都是由CPUCLK经过分频以后得到的。（2） SYSCLK（系统时钟）。这个时钟的频率为CPUCLK的1/2或1/4。所有连至外设总线的片内外设都使用这个时钟信号。（3） ACLK（模拟时钟）。该时钟用于模拟模块，如果使用推荐频率范围内的输入信号、CLCR1寄存器的CKINF位30被正确编码，且CPUCLK的频率为偶数MHZ，则
34、该时钟具有1.0MHZ10%的额定频率。（4） WDCLK看门狗时钟。这是一个用于看门狗定时器/实时中断模块的低频率时钟，其额定频率为16KHZ。PLL时钟模块的内部包括所有必需的控制寄存器，这些寄存器被映射至片内局部数据存储器的相关地址单元；它也包含了低功耗模式时哪个时钟信号被关闭；还包含决定当CPU进入空闲模式时哪个时钟被关闭的低功耗方式控制位。为了实现外部时钟信号的输入，PLL时钟信号的输入，PLL时钟模块具有3个与之相关的引脚，它们分别是：（1）OSCBYP。该震荡器旁路引脚用来选择片内震荡器电路是否被旁路。如果X24X使用外部时钟输入信号，则该引脚被拉低（0V），旁路片内震荡器电路；
35、如果X24X使用外部基准晶体与片内震荡器电路共同产生时钟输入信号，则该引脚应被拉高。而在这次的设计中，选用的是外接晶体震荡器，而不是片内震荡器，所以该引脚在这次设计中被接地。（2）XTAL1/CLKIN。当使用片内震荡器电路时，该震荡器输入引脚一般与一个4、6或8MHZ的外部基准晶体相连；否则，它用做一个外部时钟输入引脚。这次设计中该引脚被用做一个外部时钟输入引脚。（3）XTAL2.当使用片内震荡器时，该震荡器输出引脚一般与片外的4、6或8MHZ基准晶体的另一端相连，否则它保持悬空。由于这次设计选用的是片外晶体震荡器，所以该引脚被悬空。而选用的晶体震荡器是18324M，它是20M的。由于PLL
36、时钟模块是一个8位外设，因此，控制寄存器都是8位的，当访问与这些寄存器对应的数据存储器地址单元时，总是低8位有效。看门狗/实时中断模块用来监控系统和硬件的操作，它可以 按照自己设定的时间间隔产生中断。如果软件的执行进入了一个不正确的循环后者CPU的进行出现异常时，看门狗计数器就产生数据益处，从而实现系统复位，使系统进入预定义状态。系统中的绝大多数异常状况都能通过看门狗的操作进行清除。因此这个片上外设模块保证了系统运行的可靠性和完整性。与其他模块一样，看门狗/实时中断模块直接挂在X24X片内的16位外设总线上，由于它是一个8个外设，因此，在对该模块内部的寄存器进行读写访问时，外设总线的158位是
37、没有意义的。在这次的设计中为了系统开发 或调试等目的，需要禁止WD定时器的运行。此时在器件复位期间给Vccp引脚施加5V电压，同时设置WD控制寄存器（WDCR）中的WDDIS位为1，可以禁止WD定时器的运行。WD控制寄存器WDCR的各位为 WDFLAG WDDIS WDCHK2 WDCHK1 WDCHK0 WDPS2 WDPS1 WDPS07 6 5 4 3 2 1 0 因此WD控制寄存器WDCR的控制字为01000000。以下是关于晶体震荡器的一些介绍：微波频率源是所有微波系统（如雷达、通讯、导航等）的基本微波能源。主要包括固定频率振荡器（点频振荡源）和微波频率合成器两类产品。固定频率振荡器
38、采用锁相环技术来获得高稳定度、低相位噪声的输出信号，在通讯系统和雷达系统中作为本机振荡器得到最广泛的应用，其中包括VCO锁相点频源、DRO锁相点频源等。 石英晶体震荡器是一种高稳定的频率源，但是它们只能工作于几百兆赫范围内。在微波频率，稳定的频率源通常用石英晶体振荡器经N次倍频来实现。介质振荡器（DRO）由于其Q值高，尺寸小以及在微波集成电路中的良好集成能力，可直接用作确定频率的元件，以提供一种小巧、精致而不昂贵的结构来实现高稳定度，从而已被较多地用来实现低噪声和温度稳定的固定频率振荡器。晶体震荡是大家都知道的稳定度极高的信号源，但是事物总有他的两面性，稳定的信号源就意味着我们很难对他进行大频
39、偏的频率调制，同时由于晶体只能作成一种标准的频率，并不能想LC震荡器那样轻松的任意改变频率。2.2.6 复位电路设计设计采用了复位电路，TMS320F240芯片的引脚/RS是复位输入信号，当该引脚电平为低时使芯片复位。在设计复位电路时，一般应从两种复位的需要去考虑，一个是上电复位；另一个是工作中的复位。在系统刚接通电源时，复位电路应处于低电平以使系统从一个初始状态开始工作：这段低电平时间应该大于系统的晶体振荡器起振时间，以便避开振荡器起振时的非线性特性对整个系统的影响：通常，共振需要100200ms的稳定时间，则上电复位时间应该大于200ms：工作中复位则要求复位的低电平至少保持6个时钟周期，
40、以使芯片的初始化能够正确的完成。RC复位电路成本较低，一般情况下能够保证系统正常复位。但其功耗较大，可靠性差；当电源出现瞬态降落时由于RC的响应速度较慢，无法产生符合要求的复位脉冲。另外电阻、电容受工作环境特别是温度的影响较大，会结复位门限值的设计带来困难。由于DSP系统的时钟频率较高，在运行中极易产生干扰和被干扰，甚至出现掉电和死机现象，因此在C20X应用系统中一般都不采用这种RC复位电路，而使用性能全、价格低、可靠性高的集成自动复仿电路。 图2.7 上电复位电路图2.2.7 数字I/O接口数字I/O端口模块为控制专用I/O引脚和一些复用引脚的功能提供了一种灵活的方式。数字I/O是微处理器和
41、外部设备联系的接口，DSP芯片的I/O引脚大多数与其他功能模块引脚共享。即可以作为普通的I/O引脚也可以做为其他功能引脚。通过编程DSP内部的数字I/O模块的多个控制寄存器可以指定这些共享引脚是I/O还是功能引脚。当引脚为I/O时，I/O模块的控制寄存器数字方向位可以确定I/O方向及保存读写数据。F240共有28个I/O共脚，这些引脚可以被分为两组：（1）专门I/O端口，A、B、C的数字I/O与其他基本功能共享引脚，该组引脚有20个，数字I/O端口可分为IOPA0-3、IOPB0-7、IOPC0-7。（2）模块具有内置I/O功能。比如SPI、SCI、外部中断和PLL等功能引脚，同时也可以编程用
42、做I/O引脚，该组引脚共有8个。每个引脚有多个位来定义其操作8。MAX控制位：该位确定引脚是I/O（0）还是功能引脚（1）。I/O方向位：当引脚由MAX确定为I/O引脚时，该位确定引脚是输入（0）或输出（1）。I/O数据位：当引脚I/O且方向为输入时，从该位读取数据；若为输出引脚，可将数据写向该位。2.3 前向通道 A/D在前向通道中，接受板的信号通过6个LM324的数据采集器传输进入八位模拟开关CD4051，由CD4051选通6组信号中的其中一组进入DSP，DSP集成的A/D转换器将信号转换进主控制器。 图2.8 前向通道2.3.1信号处理模块运放电路 LM324LM324是四运放集成电路，
43、它采用14脚双列直插塑料封装，外形如图所示。由经内部频率补偿的4个独立的高增益运算放大器组成。用一台宽电压范围的电源工作，四组运放相互独立。每一组运算放大器可用图1所示的符号来表示，它有5个引出脚，其中“+”、“-”为两个信号输入端，“V+”、“V-”为正、负电源端，“Vo”为输出端。两个信号输入端中，Vi-（-）为反相输入端，表示运放输出端Vo的信号与该输入端的相位相反；Vi+（+）为同相输入端，表示运放输出端Vo的信号与该输入端的相位相同。LM324的引脚排列见图。 图2.9 LM324原理图 图2.10 LM324引脚图 信号采集模块部分用到了7个运算发大器，这里使用的运算发大器即上位提
44、到的LM324。其中一个是用于电源信号采集，其他六个是用于6路信号的采集。原理简介：由于DSP中AD模块的电压要求在05V之间，所以要把其24V电压转化到05V之间，在第一个运算放大器中选用的反馈电阻为10K，输入电阻为60K，这样得到的运算的放大倍数为10K/60K=1/6，因此电压就变为1/6*24V=4V。 图2.11 信号放大电路2.3.2 CD4051 CD4051是单八通道模拟多路调制器。 A, B,和C口控制并且禁止输入。 三个二进制信号选择8条通道是选通在ON 还是连接输入到产品。 图2.12 CD4051引脚图 本设计中的7路信号分别与CD4051 中8个抽头的其中7个相连，通道选择控制端C，B，A分别接TMS320F240上的IOPB0，IOPB1，IOPB2，由DSP来控制选通某一路信号进入控制器进行检测。CD4051的选通逻辑图如下：图2.13 CD4051逻辑图CD4051与6路运放组成的信号处理模块如图 2.12 图2.14 CD4051与运放电路的连接图2.3.3 TMS320F240的ADC（模拟/数字