《串行高中性能嵌入式互连技术 .docx》由会员分享，可在线阅读，更多相关《串行高中性能嵌入式互连技术 .docx（10页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、精品名师归纳总结串行 RapidIO:高性能嵌入式互连技术摘要串行 RapidIO 针对高性能嵌入式系统芯片间和板间互连而设计，它将是将来十几年中嵌入式系统互连的正确挑选。本文比较 RapidIO 和传统互连技术的优点。介绍RapidIO 协议架构，包格式，互连拓扑结构以及串行RapidIO 物理层规范。介绍串行RapidIO 在无线基础设施方面的应用。RapidIO 与传统嵌入互连方式的比较随着高性能嵌入式系统的不断进展，芯片间及板间互连对带宽、成本、敏捷性及牢靠性的要求越来越高，传统的互连方式，如处理器总线、PCI 总线和以太网，都难以满意新的需求。处理器总线主要用作外部储备器接口，如德州
2、仪器TI C6000系列 DSP 的外部储备器接口，可支持外接同步 SDRAM 、SBSRAM 及 FIFO ，也可支持异步 SRAM 、FLASH 等。外部储备器接口也可用作与板内 FPGA 或 ASIC 芯片互连，这种情形下， FPGA 或 ASIC 模拟一个 DSP 支持的储备器接口， DSP 就把 FPGA 或 ASIC 当作储备器来拜访。这类同步接口带宽可达10Gbps ，如德州仪器TMS320C6455 DSP的 DDR2 接口最大带宽为17.066Gbps ， SBSRAM 接口最大带宽为8.533Gbps 。然而，这种接口也存在一些局限性：1. 接口管脚多，硬件设计困难。常见的
3、DDR2 接口有 70 80 个管脚。2. 只能用于板内互连，无法用于板间互连。3. 不是点对点的对等互连，DSP 始终是主设备，其它器件只能做从设备。PCI 是广泛用于运算机内器件互连的技术。传统PCI 技术也采样类似于上述储备器接口的并行总线方式，如 TMS320C6455 DSP的 PCI 接口，有 32bits 数据总线，最高时钟速度为66MHz ，共有 42 个管脚。最新的串行 PCI Express技术采纳与串行 RapidIO （SRIO ， Serial RapidIO）类似的物理层传输技术，使得带宽达到10Gbps 左右。但由于其主要的应用仍是运算机，而且为了兼容传统 PCI
4、 技术，使得它在嵌入式设备方面的应用具有肯定的局限性，如不支持点对点对等通信等。众所周知，以太网是使用最广泛的局域网互连技术，它也被扩展应用到嵌入式设备互连，但它的局限性也是显而易见的：1. 不支持硬件纠错，软件协议栈开销较大。2. 打包效率低，有效传输带宽因此而减小。3. 只支持消息传输模式，不支持对对端设备的直接储备器拜访DMA, Direct Memory Access 。针对嵌入式系统的需求以及传统互连方式的局限性，RapidIO 标准按如下目标被制定：1. 针对嵌入式系统机框内高速互连应用而设计。可编辑资料 - - - 欢迎下载精品名师归纳总结2. 简化协议及流控机制，限制软件复杂度
5、，使得纠错重传机制乃至整个协议栈易于用硬件实现。3. 提高打包效率，减小传输时延。4. 削减管脚，降低成本。5. 简化交换芯片的实现，防止交换芯片中的包类型解读。6. 分层协议结构，支持多种传输模式，支持多种物理层技术，敏捷且易于扩展。图 1 展现了 RapidIO 互连在嵌入式系统中的应用。图 1 RapidIO 在嵌入式系统中的应用表 1 总结比较了的三种带宽能达到10Gbps 的互连技术：以太网， PCI Express和串行 RapidIO ，从中可以看出串行 RapidIO 是最适合高性能嵌入式系统互连的技术。表 1 10G 级互连技术比较软件实现4x PCI4x SRIO备注TCP
6、/IP 协议栈的以太网Express软件开销高中低SRIO 协议栈简洁，一般都由硬件实现，软件开销很小硬件纠错重传不支持支持支持传输模式消息DMADMA ，消息拓扑结构任意PCI 树任意SRIO 支持直接点对点或通过交换器件实现的各种拓扑结构可编辑资料 - - - 欢迎下载精品名师归纳总结串行 RapidIO 协议RapidIO 行业协会成立于2000 年，其宗旨是为嵌入式系统开发牢靠的，高性能，基于包交换的互连技术。 RapidIO 协议的简要进展历史是：串行 RapidIO 是物理层采纳串行差分模拟信号传输的RapidIO 标准。 SRIO 1.x 标准支持的信号速度为 1.25GHz 、
7、2.5GHz 、3.125GHz 。正在制定的 RapidIO 2.0标准将支持 5GHz 、6.25GHz.目前，几乎全部的嵌入式系统芯片及设备供应商都加入了RapidIO 行业协会。德州仪器 TI2001 年加入该组织， 2003 年成为领导委员会成员。2005 年底，德州仪器 TI 推出第一个集成SRIO（Serial RapidIO ）的 DSP ，后来又间续推出共 5 款支持 SRIO 的 DSP ，这使得 RapidIO 的应用全面启动。RapidIO 协议结构及包格式为了满意敏捷性和可扩展性的要求，RapidIO 协议分为三层：规律层、传输层和物理层。图说明白 RapidIO 协
8、议的分层结构。2直接点对点对等支持不支持支持SRIO 互连双方可对等的发起传输。互连传输距离长中中SRIO 针对嵌入式设备内部互连，传输距离一般小于 1M数据包最大有效1500字节4096 字节256 字节嵌入式通信系统对实时性要求高，载荷长度SRIO 小包传输可削减传输时延打包效率 以传输 256 字节数据79%TCP包82%9294%打包效率是有效载荷长度与总包长的比率。 SRIO 支持多种高效包格式。为例1.2001年初，最初的标准被发布2.2002年 6 月， 1.2 版标准发布3.2005年 6 月， 1.3 版标注发布可编辑资料 - - - 欢迎下载精品名师归纳总结图 2 Rapi
9、dIO 协议分层结构规律层定义了操作协议。传输层定义了包交换、路由和寻址机制。物理层定义了电气特性、链路掌握和纠错重传等。像以太网一样， RapidIO 也是基于包交换的互连技术。如图3 所示， RapidIO 包由包头、可选的载荷数据和 16bits CRC 校验组成。包头的长度由于包类型不同可能是十几到二十几个字节。每包 的载荷数据长度不超过 256 字节，这有利于削减传输时延，简化硬件实现。图 3 RapidIO 包格式上述包格式定义兼顾了包效率及组包/解包的简洁性。 RapidIO 交换器件仅需解读前后 16bits ， 以及源/目的器件 ID，这简化了交换器件的实现。规律层协议规律层
10、定义了操作协议和相应的包格式。RapidIO 支持的规律层业务主要是：直接IO/DMA（Direct IO/Direct Memory Access）和消息传递（ Message Passing）。可编辑资料 - - - 欢迎下载精品名师归纳总结直接 IO/DMA 模式是最简洁有用的传输方式，其前提是主设备知道被拜访端的储备器映射。在这种模式下，主设备可以直接读写从设备的储备器。直接IO/DMA 在被拜访端的功能往往完全由硬件实现，所以被拜访的器件不会有任何软件负担。从功能上讲，这一特点和德州仪器DSP 的传统的主机接口 HPI, Host Port Interface类似。但和 HPI 口相
11、比， SRIO （Serial RapidIO ）带宽大，管脚少，传输方式更敏捷。对上层应用来说，发起直接IO/DMA 传输主要需供应以下参数：目的器件ID、数据长度、数据在目的器件储备器中的的址。直接 IO/DMA 模式又可进一步分为以下几种传输格式：1. NWRITE: 写操作，不要求接收端响应。2. NWRITE_R:带响应的 NWRITE （NWRITE with Response），要求接收端响应。3. SWRITE ：流写（ Stream Write ），数据长度必需是 8 字节的整数倍，不要求接收端响应。4. NREAD: 读操作。SWRITE 是最高效的传输格式。带响应的写操作
12、或读操作效率就较低，一般只能达到不带响应的传输的效率的一半。消息传递（ Message Passing）模式就类似于以太网的传输方式，它不要求主设备知道被拜访设备的储备器状况。数据在被拜访设备中的位置就由邮箱号（类似于以太网协议中的端口号）确定。从 设备依据接收到的包的邮箱号把数据储存到对应的缓冲区，这一过程往往无法完全由硬件实现，而 需要软件帮助，所以会带来一些软件负担。对上层应用来说，发起消息传递主要需供应以下参数：目的器件ID、数据长度、邮箱号。表2 比较了直接 IO/DMA 和消息传递模式。表 2 直接 IO/DMA 和消息传递的对比主机可直接拜访从机储备器？可以不行以主机需要知道从机
13、储备器映射？需要不需要数据寻址方式储备器的址邮箱号支持的数据拜访方式读/ 写写从机软件负担无有传输层协议RapidIO 是基于包交换的互连技术，传输层定义了包交换的路由和寻址机制。RapidIO 网络主要由两种器件，终端器件（End Point ）和交换器件（ Switch ）组成。终端器件是数据包的源或目的的，不同的终端器件以器件ID 来区分。 RapidIO 支持 8 bits 或 16 bits 器件可编辑资料 - - - 欢迎下载精品名师归纳总结ID，因此一个 RapidIO 网络最多可容纳 256 或 65536 个终端器件。与以太网类似， RapidIO 也支持广播或组播，每个终端
14、器件除了独有的器件ID 外，仍可配置广播或组播 ID 。交换器件依据包的目的器件 ID 进行包的转发，交换器件本身没有器件ID。RapidIO 的互连拓扑结构特别敏捷，除了通过交换器件外，两个终端器件也可直接互连。以德州仪器TI 的 TMS320C6455 DSP为例，它有 4 个 3.125G 的 SRIO 口，它可支持的拓扑结构如图4 所示。图 4 RapidIO 支持敏捷多样的拓扑结构物理层协议RapidIO 1.x协议定义了以下两种物理层接口标准：1. 8/16 并行 LVDS 协议2. 1x/4x 串行协议 SRIO并行 RapidIO 由于信号线较多（ 40 76 ）难以得到广泛的
15、应用，而1x/4x 串行 RapidIO 仅 4 或16 个信号线，逐步成为主流，所以本文仅介绍串行RapidIO 。串行 RapidIO 基于现在已广泛用于背板互连的SerDes （Serialize Deserialize）技术，它采纳差分沟通耦合信号。差分沟通耦合信号具有抗干扰强、速率高、传输距离较远等优点。差分沟通耦合信号的质量不是由传统的时序参数来衡量，而是通过眼图来衡量，眼图中的“眼睛”张得越开就信号质量越好。图 5 是一个典型的串行 RapidIO 信号的眼图。可编辑资料 - - - 欢迎下载精品名师归纳总结图 5 串行 RapidIO 信号眼图差分信号的强弱由一对信号线的电压差
16、值表示，串行RapidIO 协议规定信号峰峰值的范畴是200mV 2000mV 。信号幅度越大，就传输距离越远，RapidIO 协议按信号传输距离定义两种传输指标：1. 短距离传输 Short Run ， 50 厘 M，主要用于板间或背板互连，举荐的发送端信号峰峰值为 800mV 1600mV为了支持全双工传输，串行RapidIO 收发信号是独立的，所以每一个串行RapidIO 口由 4 根信号线组成。标准的1x/4x 串行 RapidIO 接口，支持四个口，共 16 根信号线。这四个口可被用作独立的接口传输不同的数据。也可合并在一起当作一个接口使用，以提高单一接口的吞吐量。德州仪器 TMS3
17、20C6455 DSP上集成了标准的 1x/4x 串行 RapidIO 接口，如图 6 所示。图 6 德州仪器 TMS320C6455 DSP 1x/4x串行 RapidIO 接口框图可编辑资料 - - - 欢迎下载精品名师归纳总结发送时，规律层和传输层将组好的包经过CRC 编码后被送到物理层的 FIFO 中， “8b/10b编码” 模块将每 8bit 数据编码成 10bits 数据， “并/串转换 ”模块将 10bits 并行数据转换成串行 bits ，发送模块把数字 bit 转换成差分沟通耦合信号在信号线上发送出去。这里的8b/10 编码的主要作用是：1. 保证信号有足够的跳变，以便于接收
18、方复原时钟。串行RapidIO 没有特的的时钟信号线，接收端靠数据信号的跳变复原时钟。所以需要把信号跳变少的8bits 数据如全 0 或全 1编码成有肯定跳变的 10bits 数据。另外，也使得总体数据中0 和 1 的个数均衡，以排除直流重量，保证沟通耦合特性。2. 8b/10 编码可扩大符号空间，以承载带内掌握符号。10bits 能表示 1024 个符号，其中 256个表示有效的 8bits 数据，剩下的符号中的几十个被用作掌握符号。掌握符号可被用作包分隔符，响应标志，或用于链路初始化，链路掌握等功能。3. 8b/10 编码能实现肯定的检错功能。 1024 个符号中，除了256 个有效数据符
19、号和几十个掌握符号外，其它符号都是非法的，接收方收到非法符号就表示链路传输出错。接收的过程就正好相反，第一接收方需要依据数据信号的跳变复原出时钟，用这个时钟采样串行信号，将串行信号转换为10bits 的并行信号，再按 8b/10b 编码规章解码得到8bits 数据，最终做CRC 校验并送上层处理。数据被正确的接收时，接收端会发送一个ACK 响应包给发送端。假如数据不正确（CRC 错或非法的 10bits 符号），就会送 NACK 包，要求发送方重传。这种重传纠错的功能由物理层完成，而物理层功能往往由硬件实现，所以不需要软件干预。串行 RapidIO 支持的信号速率有三种：1.25GHz ， 2
20、.5GHz ，3.125GHz 。但由于 8b/10b 编码， 其有效数据速率分别为：1Gbps, 2Gbps, 2.5Gbps。 4 个 1x 端口或一个 4x 端口支持的最高速率为10Gbps 。串行 RapidIO 在无线基础设施上的应用无线基础设施如基站、媒体网关等，是典型的高性能嵌入式通信系统，它们对互连的带宽、时延、复杂度、敏捷性、牢靠性都有特别高的要求。而串行RapidIO 正是满意这些要求的正确挑选。以无线基站为例，在 SRIO 显现之前，无线基站的基带处理的典型框图如图7 所示。可编辑资料 - - - 欢迎下载精品名师归纳总结图 7 传统无线基站基带处理框图在传统的基站中，
21、DSP 与 ASIC 或 FPGA 之间的互连一般用外部储备器接口EMIFExternal Memory Interface。DSP 之间或 DSP 与主机之间一般用 HPIHost Port Interface或 PCI 互连。它们的主要缺点是：带宽小。信号线多。主从模式接口，不支持对等传输。另外，DSP 不能直接进行背板传输。使用 SRIO （Serial RapidIO ）就可有效的解决这些问题，大大提高无线基站的互连性能。图8显示了一种无线基站基带互连框图。在这里，SRIO 实现了大部分器件之间的互连，甚至可支持DSP 进行直接背板传输。图 8 SRIO 提高无线基站互连性能通过 SR
22、IO 交换器件互连可以进一步提高基带处理的敏捷性，图 9 显示了一种基带 SRIO 交换互连的框图。这种互连有利于实现先进的基带处理资源池架构，数据可被送到任何一个通过 SRIO 交换器互连的处理器中，从而达到各个处理器的负载均衡，更加有效的利用系统的整体处理才能。可编辑资料 - - - 欢迎下载精品名师归纳总结图 9 SRIO 交换为无线基站基带处理供应更大的敏捷性综上所述，对嵌入式系统特别是无线基础设施，串行RapidIO 是正确的互连技术。高达10Gbps 的带宽、低时延和低软件复杂度满意了飞速进展的通信技术对性能的苛刻需求。串行差分模拟信号技术满意了系统对管脚数量的限制，及对背板传输的需求。敏捷的点对点对等互连、交换互连，和可选的 1.25G/2.5G/3.125G三种速度能满意多种不同应用的需求。随着串行 RapidIO 技术的进展成熟，以及越来越多的厂商的支持，串行高性能嵌入式互连的主流技术。RapidIO 技术必将成为可编辑资料 - - - 欢迎下载