《第8章数字逻辑基础及逻辑门电路ppt课件.pptx》由会员分享，可在线阅读，更多相关《第8章数字逻辑基础及逻辑门电路ppt课件.pptx（107页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、第8章 数字逻辑基础及逻辑门电路电子技术基础第8章 数字逻辑基础及逻辑门电路 用数字信号完成对数字量进行算术运算和逻辑运算的电路称为数字电路，或数字系统。数字电路是以二值数字逻辑为基础的，其工作信号是离散的数字信号。电路中的电子晶体管工作于开关状态，即导通和截止。本章主要介绍制、码制以及逻辑代数和逻辑规则、逻辑函数化简，并在分立元件逻辑门电路的基础上，介绍了TTL和CMOS集成逻辑门的电路组成，逻辑原理和功能等。第8章 数字逻辑基础及逻辑门电路 8.1 数字逻辑电路概述数字逻辑电路概述 电子电路所处理的电信号可以分为两类：一类是数值随时间的变化而连续变化的信号，如温度、速度、压力、磁场、电场等
2、物理量通过传感器变成的电信号，以及广播电视中传送的各种语音信号和图像信号等，它们都属于模拟信号;另一类信号是在时间上和数值上都是离散的信号，亦即在时间上是不连续的，总是发生在一系列离散的瞬间，在数值上则是量化的，只能按有限多个增量或阶梯取值，这类信号称为数字信号。 数字电路是自20世纪60年代迅速发展起来的电子技术的一个重要分支，尤其是随着集成电路的出现，数字电路的功能不断增强，应用范围也日趋扩大。第8章 数字逻辑基础及逻辑门电路 数字电路具有以下重要特点。 （1）器件工作在开关状态。数字电路处理的信号只有两个工作状态，其中电压较高的状态叫高电平，电压较低的状态叫低电平，为了分析问题方便常用“
3、1”和“O”这两个符号来表示数字信号的状态。例如，数字电路中常以半导体三极管的截止状态代表高电平“1”，以饱和导通状态代表低电平“0”这一点与模拟电路中的三极管工作在放大状态是有本质区别的。 （2）采用二进制数。数字电路研究的主要问题是输人信号的状态（0或1）与输出信号状态（0或1）之间的逻辑关系，为分析问题方便一般都采用二进制数表示这种关系。第8章 数字逻辑基础及逻辑门电路 （3）信息便于储存。数字信息常保存在光盘、磁盘等储存介质内，由于数字信号只有两个状态，保存时比较方便。另外，数字化信息更荣日进行加密处理，使信息资源不易被窃取。 （4）通用性强。数字电路或逻辑器件易于标准化生产，器件之间
4、的互换性强。 （5）抗于扰能力强。由于数字电路处理的是高电平和低电平两个状态，即使有外界干扰，只要输人信号不超出规定电平的范围，电路输出并不受影响，因而抗干扰能力强。第8章 数字逻辑基础及逻辑门电路 8.2 数制及编码 1几种常见的数制 数制就是数的表示方法，把多位数码中每一位的构成方法以及按从低位到高位的进位规则进行计数称为进位计数制。在日常生活中，人们习惯于使用十进制计数，而在数字电路中，常用的是二进制、八进制和十六进制计数。 1）十进制（Decimal） 十进制计数制简称十进制，用0、1、2、3、4、5、6、7、8、9十个符号来描。计数规则是“逢十进一”，即当任何一个数比9大1时，向相邻
5、的高位进1，本位复0。任何一个十进制数都可以用其幂的形式表示，例如 （249.56）102102 4101 9100 + 5101 2102 第8章 数字逻辑基础及逻辑门电路 任何一个十进制数N都可以按权展开为 式中，m、n为正整数，m表示小数部分位数，n表示整数部分位数；k_i为系数，是十进制的10个数字字符中的某一个；10i表示第i位的权值，位数越高，位权越大。 虽然十进制是人们最习惯的计数制，但却很难在电路中实现。因为要使一个电路或者一个电子器件具有能严格区分的10个状态来与十进制的10个不同的数字符号一一对应是比较困难的，因此在数字电路中一般不直接使用十进制。第8章 数字逻辑基础及逻辑
6、门电路 2）二进制（Binary） 二进制计数制简称二进制，只有0和1两个数字符号。当1+1时，本位复0，并向相邻高位1，即1+1=10（读“壹零”），其计数规律为“逢二进一”。任意一个二进制数（N）_2都可以表示为第8章 数字逻辑基础及逻辑门电路 式中，m、n为正整数，m表示小数部分位数，n表示整数部分位数，k_i为系数；2为进位基数；2i为位权，不同位数的位权为2n-1、21、20、2-1、2-m。任何一个二进制数可以按位权展开，例如 二进制数只有0和1两个数字符号，因此很容易用电路元件的状态来表示。例如，三极管饱和与截止、灯泡的亮与灭、继电器的接通与断开、电平的高与低等，都可以将其中的一
7、个状态规定为0，另一个状态规定为1。第8章 数字逻辑基础及逻辑门电路 3）八进制（Octal） 由于多位二进制数不便于识别和记忆，因此在一些计算机的资料中常采用八进制和十六进制数来表示二进制，也就是说，八进制和十六进制是二进制的简写形式。 八进制数有0、1、2、3、4、5、6、7八个数字符号，计数规律为“逢八进一”。八进制是以8为基数的计数体制，任意一个八进制数（N）_8都可以表示为第8章 数字逻辑基础及逻辑门电路 式中，k_i为系数；8为进位基数；8i为位权。一个八进制数可以按位权展开，如第8章 数字逻辑基础及逻辑门电路 4）十六进制（Hexadecimal） 同理，十六进制数有0、1、2、
8、3、4、5、6、7、8、9、A、B、C、D、E、F十六个数字符号，计数规律为“逢十六进一”。十六进制是以16为基数的计数体制。任意一个十六进制数（N）_8都可以表示为 第8章 数字逻辑基础及逻辑门电路 式中，k_i为系数；16为进位基数；16i为位权。一个十六进制数可以按位权展开，如第8章 数字逻辑基础及逻辑门电路 2. 不同数制间的转换 1）二进制、八进制、十六进制数转换成十进制数 可分别用式（8-2）、式（8-3）和式（8-4）将任意一个二进制数、八进制数和十六进制数按位权展开，转换成十进制。第8章 数字逻辑基础及逻辑门电路 2）十进制数转换成二进制 十进制数换为二进制数，转换时其整数部分
9、和小数部分分别进行，整数部分可釆用连续除2取余数法，最后得到的余数为二进制的整数部分的高位；小数部分可采用连续乘2取整法，最先得到的整数为二进制的小数部分的高位。第8章 数字逻辑基础及逻辑门电路第8章 数字逻辑基础及逻辑门电路 同理，若将十进制数转换成八进制或十六进制数，按以上方法，可将整数部分连续除以8或16取余，小数部分可采用连续乘8或16取整法。 3）二进制数与八进制数、十六进数之间的转换 八进制数的基数是8，3位二进制数恰好是8个0、1数码组合，即8=23；十六进制数的基数16，4位二进制数恰好是16个状态，即16=24，所以，二进制数、八进制数和十六进制数之间具有2的幂关系，因而可直
10、接进行转换。 将二进制数转换为八进制数或十六进制数是：以小数点为中心，分别向左、右按3位为一组转换为八进制数，或按或4位为一组转换为16进制数，最后不满3位或不满4位需补0，将每组以对应等值的八进制数或十六进制数代替。第8章 数字逻辑基础及逻辑门电路 将十六进制数和八进制数转换为二进制数时，其过程相反，即用3位二进制数替换1位八进制数或用4位二进制数替换1位十六进制数。第8章 数字逻辑基础及逻辑门电路 十进制数转换成八进制数或十六进制数，可以将二进制作为中间桥梁，先将该十进制数转换成二进制数，再通过二进制数、八进制数和十六进制数之间具有2的幂关系进行转换。第8章 数字逻辑基础及逻辑门电路 3几
11、种常见的编码 在人们工作中，经常要给某些特定的对象赋予一个代码。例如，在体育竞赛中，用“058”来代表某个运动员的编号，类似的如手机码、班级学号等都是特定对象的代码。在数字电路中，由于要处理大量的数值、文字、声音、图像等倌息，同样也要对这些信息赋予特定的代码。这种建立代码与特定对象之间一一对应关系的过程称之为编码。 1）二-十进制码（BCD码）第8章 数字逻辑基础及逻辑门电路第8章 数字逻辑基础及逻辑门电路 在数字电路中常使用二-十进制码，也称为BCD（Binary Coded Decimal）码，就是用4位二进制数的代码来表示1位十进制数。二进制代码的位数（n）与需编码的事件（或信息）的个数
12、（N）之间应满足N2n关系。4位进制数可编出16种不同的代码组合，但我们只需用其中的10种组合。因为从16种组合中选用10种组合的方案有很多种，所以就有多种对十进制数进行编码的方案，表8-1列出了几种常用的二-十进制编码，它们的编码规则各不相同。 （1）8421BCD码 8421BCD码是最常用的二-十进制编码，用00001001来表示十进制的09。在表示十进制的4位二进制代码中，由高到低的权值分别为8、4、2、1。这种每位二进制有一个固定权值的码称为有权码。第8章 数字逻辑基础及逻辑门电路第8章 数字逻辑基础及逻辑门电路（4）余3码余3码也有4位，但每位的权不是固定的，故是无权码。它可以由每
13、个8421BCD码加上十进制的3或者二进制的11得到，余3码因此而得名。（5）格雷码格雷码又称为循环码，在检测和控制系统中常用的一种代码。格雷码最重要的特点是任何两个相邻的代码只有一位状态不同。当模拟量发生微小变化而可能引起数字量发生变化时，格雷码仅改变一位，这样与其他码同时改变两位或多位的情况比较更为可靠，减少出错率。2）ASCII码计算机不仅用于处理数字，而且用于处理字母、符号等文字信息。人们通过键盘上的字母、符号和数值向计算机发送数据指令，每一个键符可用一个二进制码来表示，美国信息交换标准代码（AmericanStandardCodeForInformationInterchange，简
14、称ASCII码），是目前国际上通用的一种字符码。它用7位二进制码（b7b6b5b4b3b2b1）来表示128个字符，ASCII码的编码如表8-2所示。第8章 数字逻辑基础及逻辑门电路第8章 数字逻辑基础及逻辑门电路 8.3 逻辑代数基本运算 数字电路要研究的是电路的输入输出之间的逻辑关系，所以数字电路又称为逻辑电路。在数字电路中，1位二进制数码“0”和“1”不仅可以表示数量的大小，也可以表示事物的两种不同的逻辑状态，如电平的高低、开关的闭合和断开、电机的起动和停止、电灯的亮和灭等。这种只有两种对立逻辑状态的逻辑关系，称为二值逻辑。逻辑代数就是由字母表示的逻辑变量、逻辑常量（0或1）、基本逻辑运
15、算符（与、或、非）所构成的集合。第8章 数字逻辑基础及逻辑门电路 1“与”运算 当决定一件事情的全部条件都具备时，该事件才会发生，这种因果关系称为与逻辑关系。如图8-1所示电路，用“1”表示开关闭合，“0”表示断开；“1”表示灯亮，“0”表示灯灭。则可得到如表表8-3所示的逻辑关系表，称为真值表。与逻辑可以写成表达式为 ，式中“”为与逻辑运算符，有时也可省略，与运算规则为00=0，01=0，10=0，11=1，即 “有0出0，全1出1”。 在数字电路中，实现逻辑“与”运算的单元电路成为“与门”，与门的逻辑符号如图8-1所示。其中图8-1（b）图我国常用标准符号，图8-1（c）为国外常用符号。与
16、运算可推广到多个逻辑变量，其逻辑表达式为 。第8章 数字逻辑基础及逻辑门电路第8章 数字逻辑基础及逻辑门电路 2“或”运算表 或运算也叫逻辑加或逻辑或，即只要其中一个条件满足时，事件就会发生，如图8-2所示电路，只要开关A、B有一个闭合时灯就会亮。或逻辑式为 ，式中“+”为或逻辑运算符，真值表如表8-4所示。或运算规则为0+0=0，0+1=1，1+0=0，1+1=1，即 “有1出1，全0出0” 。 实现或逻辑运算的门电路称为或门，或门逻辑符号如图8-2（b）或图8-2（c）所示。或运算推广到多个逻辑变量的表达式为 。第8章 数字逻辑基础及逻辑门电路第8章 数字逻辑基础及逻辑门电路 3“非”运算
17、 当条件具备时，事件不发生；条件不具备时，事件发生，这种因果关系称逻辑非，也称逻辑求反。如图8-3所示电路，一个开关控制一盏灯就是非逻辑事例，当开关A闭合时灯就不亮，当开关断开时灯亮。非逻辑运算的输出变量是输入变量的相反状态，其逻辑表达式为 或 ，真值表如表8-5所示。实现非逻辑运算的门电路称为非门，其逻辑门符号如图8-3（b）或图8-3（c）所示。第8章 数字逻辑基础及逻辑门电路第8章 数字逻辑基础及逻辑门电路 4复合逻辑运算 与、或、非是数字电路最基本的3中逻辑关系，利用这3种逻辑关系还可以构成其他各种功能的逻辑电路。 1）“与非”逻辑运算，逻辑表达式为 ，真值表和逻辑符号如表8-6和图8
18、-4（a）所示。第8章 数字逻辑基础及逻辑门电路 2）“或非”逻辑运算，逻辑表达式为 。真值表和逻辑符号如表8-7和图8-4（b）所示。第8章 数字逻辑基础及逻辑门电路 3）“与或非”逻辑运算，逻辑表达式为 。真值表和逻辑符号如表8-8和图8-4（c）所示。第8章 数字逻辑基础及逻辑门电路 4）“异或”逻辑算，逻辑表达式为 ，表示式中“ ”表示异或运算，异或的关系是两个输入逻辑变量取值不同时输出为1，否则为0。真值表和逻辑符号如表8-9和图8-4（d）所示。第8章 数字逻辑基础及逻辑门电路 5）“同或”逻辑运算，逻辑表达式为 。表示式中“ ”表示异或运算，异或的关系是两个输入逻辑变量取值相同时
19、输出为1，否则为0。真值表和逻辑符号如表8-10和图8-4（e）所示。 同或与异或是对立的，异或取反等于同或，同或取法等于异或，即 。第8章 数字逻辑基础及逻辑门电路第8章 数字逻辑基础及逻辑门电路8.4 逻辑代数的基本定律和规则1逻辑代数基本定律和常用公式根据逻辑代数中与、或、非三种基本运算规则，可推算出逻辑运算的一些基本定律，如表8-11所示列出列了逻辑代数的一些基本定律和常用公式。第8章 数字逻辑基础及逻辑门电路基本公式中反演律又称摩根定律，其规则是变量乘积之反等于反变量之和，变量和之反等于反变量之积。下面用真值表对反演律进行证明，将A、B各组取值分别代入公式的两端，若所得的值完全对应相
20、等，则证明原等式成立。证明过程如表8-12所示。现对几项常用公式进行证明。第8章 数字逻辑基础及逻辑门电路第8章 数字逻辑基础及逻辑门电路2逻辑代数基本规则逻辑代数除上述公式和定理外，在运算时还有一些基本规则：代入规则、反演规则、对偶规则。1）代入规则任何一个含有某变量的逻辑等式，如果等式中所有出现此变量的位置均以一个逻辑函数式代之，则此等式依然成立，这个规则称为代入规则。第8章 数字逻辑基础及逻辑门电路2）反演规则反演规则是反演定律的推广，如果将函数表达式中的变量和常量分别取反，“与”运算和“或”运算互换，并保持各变量原来的运算顺序不变，所得表达式即为原函数的反函数，该规则称为反演规则。运用
21、反演规则时，应注意遵守以下两个原则：（1）注意保持原函数中的运算符号的优先顺序（先括号、再相与，最后或）不变。（2）不属于单个变量上的非号应保留不变。第8章 数字逻辑基础及逻辑门电路第8章 数字逻辑基础及逻辑门电路3）对偶规则对于任意一个逻辑函数F，将式中的运算符“.”换成“+”，“ +”换成“.”，常量“0”换成“1”，“1”换成“0”，得到新函数式F为原函数式F的对偶式。第8章 数字逻辑基础及逻辑门电路8.5 逻辑代数的化简在逻辑电路的设计中，所用的元器件少、器件间相互连线少和工作速度高是中小规模逻辑电路设计的基本要求。为此，在一般情况下，逻辑表达式应该表示成最简的形式，这样就涉及逻辑代数
22、的化简问题。化简的目的就是把逻辑函数化简为“最简与或表达式”，判断最简与或表达式的标准是表达式中与项个数最少；每个与项中变量数最少。化简逻辑代数的主要方法有公式法和卡诺图法。第8章 数字逻辑基础及逻辑门电路8.5.1 逻辑代数的公式化简法代数法化简逻辑式，就是运用逻辑代数的定律、定理、规则对逻辑式进行变换，以消去一些多余的“与”项和变量。代数法化简，没有普遍适用的固定步骤，这种方法需要一定的经验和技巧。1并项法利用公式AB+AB =A，将两个与项合并为一项，消互补变量。公式中A和B可以是单个变量，也可以是逻辑式。第8章 数字逻辑基础及逻辑门电路2吸收法利用A+AB=A，吸收掉多余的与项。3消去
23、法利用公式 ，消去与项中多余的因子。式中A和B可以是单个变量，也可以是逻辑式。第8章 数字逻辑基础及逻辑门电路4配项法利用A+A =1进行配行，将某个与项边为两项，再和其他项合并，以消除更多的与项，从而获得最简与或式。第8章 数字逻辑基础及逻辑门电路下面是综合应用上述方法进行逻辑函数化简的例子。第8章 数字逻辑基础及逻辑门电路8.5.2 逻辑代数的卡诺图化简法用代数法化简逻辑函数，不仅要熟记逻辑代数的基本公式和常用公式，而且还需要有一定的运算技巧才能得心应手。另外，经过化简后的逻辑函数是否已经是最简或最佳结果，有时也难以确定。本节介绍一种比代数法更简捷直观、灵活方便，且容易确定是否已得到最简结
24、果的化简逻辑函数的方法。它是一种图形法，是由美国工程师卡诺（Karnaugh）发明的，所以称为卡诺图化简法。但是，当逻辑函数的变量数n 6时，由于卡诺图中小方格的相邻性已难以确定，使用不方便。第8章 数字逻辑基础及逻辑门电路1逻辑函数的最小项及其性质逻辑函数的最小项是逻辑变量的一个特定的乘积项。i个变量的逻辑函数最多可有2i个最小项。例如，三变量A、B、C的逻辑函数最多可有8个最小项，它们是A B C 、A B C、A BC 、A BC、AB C 、AB C、ABC 、ABC。这些最小项的特点是：（1）每个乘积项都只有三个变量；（2）每个变量在某一乘积项中只能出现一次，不是以原变量的形式出现，
25、就是以反变量的形式出现。显然，AB、ACBC 、BC、都不是最小项。表8-13列出了三变量逻辑函数的全部最小项及其相应的取值。中可以看出，最小项有如下性质：（1）每个最小分别对应着输入变量唯一的一组变量值，使得该最小项的值为1；（2）所有最小项的逻辑和为1；任意两个最小项的逻辑乘为0。第8章 数字逻辑基础及逻辑门电路第8章 数字逻辑基础及逻辑门电路为了便于使用卡诺图，常将最小项编号。例如，A BC 对应变量的取值为010，为十进制的2，故把A BC 记为m2，其余以此类推，如表8-14所示。第8章 数字逻辑基础及逻辑门电路第8章 数字逻辑基础及逻辑门电路有了最小项的概念，就可以利用公式N +N
26、1将任何一个逻辑式展成若干个最小项之和的形式，这一形式为“与或”标准型。2卡诺图的构成方法卡诺图通过把函数变量分为两组纵横排列，把所有最小项按一定顺序排列起来，每一个小方格由一个最小项占有。设变量数为i，i个变量组成2i个方格，每个方格对应一个最小项的编号。最小项的排列要求每对几何相邻方格之间仅有一个变量变化成它的反变量，或仅有一个反变量变化成它的原变量，这样的“相邻”又称为逻辑相邻。由于二变量逻辑函数最多有4个最小项，所以二变量卡诺图就应该由4个相邻的小方格构成，其画法如图8-5所示。第8章 数字逻辑基础及逻辑门电路第8章 数字逻辑基础及逻辑门电路如果要建立多于两个变量的卡诺图，则每增加一个
27、变量就以原卡诺图的右边线（或底线）为对称轴作一对称图形，对称轴左面（或上面）原数字前增加一个0，对称轴右面（或下面）原数字前增加一个1。图8-6和图8-7是三变量和四变量的卡诺图，从图中可以看出，每增加一个变量，卡诺图的小方格将成倍增加。第8章 数字逻辑基础及逻辑门电路3逻辑函数的卡诺图表示法用卡诺图表示一个逻辑函数，是将此函数最小项表达式中按最小项编号对应的卡诺图小方格编号填入1，不包含最小项编号的对应小方格编号填入0，为了表述清晰也可以不写，这样得到的卡诺图就称为此函数的卡诺图。例如表达式F（A，B，C）=ABC +A B C，它是一个三变量逻辑式，ABC 和A B 分别对应110和001
28、，那么它在卡诺图中的位置就是6和1，其卡诺图如图8-8所示。第8章 数字逻辑基础及逻辑门电路第8章 数字逻辑基础及逻辑门电路4用卡诺图化简逻辑函数1）相邻项在卡诺图中，凡紧邻的小方格或与轴线对称的小方格都称为逻辑相邻，它们之间都只有一个变量不同，相邻项需注意以下几种形式。（1）在卡诺图的水平方向同一行里最左端和最右端的最小项是相邻最小项，如图8-10（a）所示；（2）在卡诺图的垂直方向同一行里最上端和最下端的最小项是相邻最小项，如图8-10（b）所示；（3）位于卡诺图4个顶角上的是最小项是相邻最小项，如图8-10（c）所示。第8章 数字逻辑基础及逻辑门电路第8章 数字逻辑基础及逻辑门电路2）合
29、并相邻最小项当相邻方格占据两行或两列时，变量相同的则保留，变量之间互为反变量的则消去，即卡诺图中圈在一起的最小项外面0、1标号不同者所对应的变量应消去。在卡诺图中，如果有2i（i=0，1，n）个取1的小方格连成一个矩形带，这样的一个矩形带就代表一个“与”项。实际上，一个“与或”型函数式的每个“与”项都是对应一个包含2i个小方格的矩形带。不同的i值与最小项小方格数的对应关系如下：当i0时，对应一个小方格，即最小项，不能化简。当i1时，一个矩形带含有两个小方格，可消去一个变量，如图8-11（a）所示。当i2时，一个矩形带含有4个小方格，可消去两个变量，如图8-11（b）所示。当i3时，一个矩形带含
30、有8个小方格，可消去3个变量，如图8-11（c）所示。一般来说，一个矩形带中含有2i个小方格时，可消去i个变量。第8章 数字逻辑基础及逻辑门电路第8章 数字逻辑基础及逻辑门电路3）卡诺图化简逻辑函数的步骤（1）画卡诺图。将逻辑函数变换成与-或式，凡逻辑函数中包含有的最小项，在卡诺图中与其相应的小方格中填1，其余的小方格填0（或省略0）。（2）对填“1”的相邻最小项方格画包围圈，画包围圈规则如下：包围圈必须包含2i个相邻“1”方格，且必须成方形。先圈小圈再圈大圈，圈越大，消去的变量越多。“1”方格可重复圈，但须每圈至少有一个“1”只被圈过一次。 每个“1”格须圈到，孤立项也不能漏掉。（3）将各圈
31、分别化简（保留不变的量，去掉变化的量）。（4）将各圈化简结果逻辑加，便得到化简后的逻辑函数表达式。第8章 数字逻辑基础及逻辑门电路第8章 数字逻辑基础及逻辑门电路5具有约束项的逻辑函数化简1）约束项约束项，又称无关项和任意项，它表示在一个逻辑关系中不能出现或不应该出现的乘积项。前面所讨论的逻辑函数，其函数值是完全确定的，不是逻辑0就是逻辑1。然而在实际的逻辑命题中，经常会遇到这样一些情况：例如，一个交通信号灯控制系统，在正常情况下，当南北方向为绿灯时，东西方向一定是红灯，反之亦然，绝对不能出现两个方向都是绿灯或都是红灯的情况，这二者之间就存在着一个约束关系。也就是说这另一部分最小项为“1”或为
32、“0”均与逻辑函数的逻辑值无关，称这些最小项为约束项，用d来表示，在真值表、卡诺图中用“”来表示。【例8-20】三八妇女节，某单位包场电影，票只发给在本单位工作的女同志，以示庆贺。设A、B、C分别表示单位、性别、电影票，且为1时表示是单位、女同志、有票，为0时表示非本单位、男同志、无票；用F表示能否进场，为0时表示不能进场，为1 时表示能进场。试分析该逻辑问题。解：由该逻辑问题的真值表如表8-15所示。若不考虑约束项，则函数FABC。或考虑约束项，则既可以将约束项看成1，也可以看成0，以化为最简为原则。本例的卡诺图如图8-13所示，化简后的结果为FC。第8章 数字逻辑基础及逻辑门电路第8章 数
33、字逻辑基础及逻辑门电路2）含有约束项的逻辑函数的化简约束项的意义在于，它的值可以取0也可以取1，这样一来，如果在化简时考虑了约束项，可以进一步简化逻辑函数。在利用约束项化简逻辑函数过程中，要特别注意，不要把化简中不需要的约束项也画入圈中，否则会得不到应有的最简形式，结果不完全正确。第8章 数字逻辑基础及逻辑门电路8.6 逻辑门电路概述逻辑门电路是能够实现各种基本逻辑关系的电路，简称为“门电路”或“逻辑器件”。逻辑门电路是数字电路的最基本的逻辑元件。所谓“门”，就是一种开关，它能按照一定的条件控制信号通过和不通过。最基本的门电路是与门、或门、非门，常用的门电路还有与非门、或非门、与或非门、异或门
34、等。逻辑门电路是构成复杂数字电路的基础，逻辑门电路可以用电阻、二极管、三极管等分立原件构成，成为分立元件门电路，但其带负载能力差，电平偏移等缺点，在工程上很少使用，但掌握其各种门电路的逻辑电路功能和电气特性，对于使用逻辑门电路十分重要。第8章 数字逻辑基础及逻辑门电路将门电路的所有器件及连接导线制作在同一块半导体基片上，称集成逻辑门电路，根据一定面积的半导体基片上包含元件数量的多少（称为集成度）的不同，集成电路又有小规模（SSI）、中规模（MSI）、大规模（LSI）和超大规模（VLSI）之分。在数字集成电路中，根据制作工艺的不同，可分为双极型集成电路和单极型集成电路，双极型集成电路的制作工艺复
35、杂，功耗较大，代表集成电路有TTL、ECL、HTL、LST-TL、STTL等类型。单极型集成电路的制作工艺简单，功耗也较低，易于制成大规模集成电路，代表集成电路有CMOS、NMOS、PMOS等类型。在逻辑电路中，逻辑事件的肯定与否可以用电平的高与低来表示。高电平表示一种状态，低电平表示另一种状态，或分别用“1”和“0”来表示。若用“1”代表高电平，“0”代表低电平，则称为“正逻辑”；若用“0”代表高电平，“1”代表低电平，则称为“负逻辑”。在无特殊说明时，本书采用“正逻辑”。第8章 数字逻辑基础及逻辑门电路8.7 基本逻辑门电路1二极管、三极管的开关特性1）二极管的开关特性二极管的开关特性表现
36、在正向导通和反向截止两种不同状态之间的转换过程。如图8-15所示为二极管的开关电路，其中UI为输入信号，Uo为输出信号。 第8章 数字逻辑基础及逻辑门电路二极管的正向导通电压硅管为0.7V，锗管为0.3V。若忽略二极管导通电压，当输入低电平U(IL)0V时，二极管VD导通，输出电平UoL=0V；当输入高电平UIH=+UCC时，二极管VD截止，输出电平Uo=+UCC。由此可见，二极管可等效为一个开关，在电路的输入端加低电平或高电平时，可分别使二极管导通（开关闭合）或截止（开关断开）。1）三极管的开关特性由于晶体管共射放大器具有倒向的特性，在基极加入适当的控制电压，可以使晶体管工作在饱和与截止状态
37、。三极管的开关电路如图8-16所示。第8章 数字逻辑基础及逻辑门电路当输入为高电平UI=UCC时，三极管工作大饱和状态，此时其集电极与发射极间的电压称为饱和压降UCES，一般UCES0.10.3V，可见，电路输出低电平Uo =UCES=0.3V。此时三极管集电极与发射极之间相当于闭合的开关。注意，三极管进入饱和的条件是：IBIBSICS/，ICS（+VCC-UCES）/RC，ICS称为集电极饱和电流。当输入为低电平UI=0V，此时UBE0.5V，IC0，三极管工作在截止状态，此时三极管集电极与发射极之间相当于断开的开关，电路输出高电平Uo=+UCC。第8章 数字逻辑基础及逻辑门电路2分立元件门
38、电路用二极管、三极管、电阻等分立的电子元件组成的逻辑电路叫分立元件门电路。为了方便，在分析分立元件门电路时常用二极管、三极管等效为理想器件。 1）二极管与门最简单的与门由二极管和电阻组成，其电路和逻辑符号如图8-17所示。图中A、B为输入端，F为输出端，+UCC=5V。下面分析当电路的输入信号不同时的情况。第8章 数字逻辑基础及逻辑门电路（1）若输入端中有任意一个为0时，如UA0V，而UB+5V时，VD1导通，从而导致F点的电压UF被钳制在0V。此时，不管VD2的状态如何，都会有UF=0V（事实上，VD2受反向电压作用面截止）。（2）若输入端A、B都为高电压+5V，这时，VD1、VD2都截止，
39、所以输出电压U_F=+UCC，即UF+5V。若用逻辑1表示高电平（5V），逻辑0表示低电平（0V），其真值表如表8-16所示。第8章 数字逻辑基础及逻辑门电路2）二极管或门如图8-18所示为二极管“或”门电路及逻辑符号。假定输入电压分别为UA、UB，输出电压为UF，现在对电路进行分析。 第8章 数字逻辑基础及逻辑门电路（1）输入端A、B电压都为0V时，VD1、VD2两端的电压值均为0V，因此都处于截止状态，从而UF0V。（2）若A、B中有任意一个为+5V，则VD1、VD2中有一个必定导通。注意到电路中F点与接地点之间有一个电阻，正是该电阻的分压作用，使得UF处于接近+5V的高电压，VD2受反向
40、电压作用而截止，这时UF=+5V，其真值表如表8-17所示。第8章 数字逻辑基础及逻辑门电路3）三极管非门非门也称为反向器，其电路和逻辑符号如图8-19所示。若输入电压UA=0V，三极管截止，IB=Ic=0， UF=Ucc=5V；当输入高电平UA=5V时，三极管饱和导通，UF=0。其真值表如表8-18所示。 以上由二极管、三极管分立元件组成的门电路，其优点是结构简单、成本低，但其带负载能力较差且开关特性不理想，因此实际应用中，一般都采用集成门电路。第8章 数字逻辑基础及逻辑门电路8.8 TTL集成逻辑门电路数字电路广泛采用集成电路，使用最多的是TTL和CMOS集成门电路，TTL集成逻辑门的输入
41、和输出级都采用三极管（晶体管），所以称为（Transister-Transister-Logic）TTL电路。TTL门电路包括TTL与门、或门、非门、与非门、或非门、与或非门、异或门、同或门等，它们的结构有相似之处，现仅以TTL与非门为例说明其结构特点和工作原理。1TTL与非门电路1）电路组成TTL集成与非门CT7400的基本电路和逻辑符号如图8-20所示，电路内部分为以下3级。第8章 数字逻辑基础及逻辑门电路第8章 数字逻辑基础及逻辑门电路（1）输入级。由多发射极三极管VT1、二极管VD1、VD2和基极电阻R1组成。多发射极三极管可以看成是发射极各自独立、基极和集电极分别并联的三极管。二极管
42、VD1、VD2为输入端保护二极管，是为抑制输入电压负向过低而设置的，电路正常工作时它们均处于反向偏置而截止。（2）中间级。由三极管VT2和电阻R2、R3组成。从VT2的集电极和发射极输出两个相位相反的信号，分别作为三极管VT3和VT4的驱动信号。（3）输出级。由三极管VT3、VT4、二极管VD3和电阻R4组成。由于VD3、VT3导通时VT4截止；VT4导通时VD3、VT3截止，这种电路形式称为推拉式结构。第8章 数字逻辑基础及逻辑门电路2）工作原理高电源电压UCC5V，输入信号的高、低电平分别为UIH3.6V，UIL0.3V，PN结的导通电压UON0.7V，则有以下两种情况：（1）当输入有一个
43、或两个为低电平时，低电平输入端相应的发射结正偏导通，则VT1基极电位UB1（0.3+0.7）V1V。1V的电压无法使VT1的集电结和VT2、VT4的发射结都导通，所以VT2、VT4截止，此时VT2的集电极电位UC2UCC=5V，电源VCC经R2向VT3提供基极电流，使VT3、VD3导通，若忽略R2上的压降，UFVCC-UBE1-UD3=（）V3.6V，即电路输出为高电平。第8章 数字逻辑基础及逻辑门电路（2）当输入A、B均为高电平，即UA=UB=3.6V时，假设暂不考虑VT1的集电极支路，则VT1的所有发射结均导通，使得VT1的基极电位UB1=（3.6+0.7）4.3V。但在VT1的集电极支路
44、上，由于UCC经R1作用于VT1的集电结、VT2和VT4的发射结，使得3个PN结均导通，U_B1UBC1+UBE2+UBE4=（0.7+0.7+0.7）V2.1V，使得VT1的发射结均反偏截止，此时VT1处于倒置工作状态。倒置工作状态相当于将三极管的发射极与集电极对调使用，其电流放大系数反很小（反0.02），IB2=IC1=（1+反）iB1iB1，由于IB1 （IB1=（Ucc-UB1）/R10.73mA）较大，足以使VT3饱和导通，这时VT2的集电极电位为UC2=UCE2+UBE4=0.3V+0.7V=1V，该电压加至基极，VT3截止。而VT4与VT2同处于饱和状态，使得UF=UCES40.
45、3V，即电路输出为低电平。第8章 数字逻辑基础及逻辑门电路第8章 数字逻辑基础及逻辑门电路综上所述，TTL与非门只要有一个输入端为低电平，输入即为高电平；只有当所有输入端均为高电平时，输出才为低电平，实现了与非逻辑功能。电路输入与输出的电压关系如表8-19所示。3）TTL与非门的电压传输特性TTL与非门的输出电压Uo随输入电压UI的变化而变化的关系曲线，称为电压传输特性，如图8-21所示。特性曲线大致分为以下4个区段。（1）AB段，当UI0.6V时，设UCES0.1V，则UC10.7V，使得VT2、VT4截止，VT3导通，UO3.6V，为高电平，称为特性曲线的截止区。（2）BC段，当0.6VU
46、I1.3V时，0.7VUC11.4V，由于VT2的发射极电阻R3接地，故VT2导通，且进入放大区，但VT4仍截止，VT3处于射极输出状态。随UI的增大，UB2增大，UC2减小，并通过VT3使Uo也减小。因为Uo基本上随着UI的增大而线性减小，故把BC段称为特性曲线的线性区。（3）CD段，当1.3VU_I1.4V时，VT2和VT4饱和，VT3截止，UI继续升高时，Uo基本不变，为低电平，称为特性曲线的饱和区。第8章 数字逻辑基础及逻辑门电路第8章 数字逻辑基础及逻辑门电路2TTL集成逻辑门的主要参数1）开门电平U_ON保证与非门输出标准低电平所允许的最高输入低电平，典型值U_ON1.8V。2）关
47、门电平U_OFF保证与非门输出标准高电平所允许的最高输入低电平，典型值U_OFF0.8V。3）输出高电平U_OH当输入端有一个或一个以上接低电平时，输出端得到的电平值称为输出高电平，典型值U_OH3.6V，最小值为2.4V4）输出低电平U_OL当输入端全部接高电平时，输出端得到的电平值称为输出低电平，典型值U_OL0.3V，最大值为0.4V。5）传输延迟时间t_PDTTL与非门工作时，其输出脉冲相对于输入脉冲有一定的时间延迟，如图8-20所示。将输入电压波形上升沿的中点与输出电压波形下降沿的中点之间的时间差定义为输出由高电平到低电平的延迟时间，用t_PHL表示；将输入电压波形下降沿的中点与输出
48、由低电平到高电平的延迟时间，用t_PLH表示。在数字电路中常用平均传输延迟时间t_PD=（t_PHL+t_PLH）/2来表示门电路的传输延迟时间，t_PD是决定开关速度的重要参数，t_PD越小，电路的开关速度越高。普通TTL与非门的t_PD为615ns。6）扇出系数扇出系数是指一个门电路能带驱动同类门的最大数目，扇出系数越大，带负载能力越强，典型值为8。第8章 数字逻辑基础及逻辑门电路3TTL集电极开路（OC）门和三态输出（TS）门1）TTL集电极开路（OC）门（1）线与在实际使用中，有时需要将两个或多个逻辑门的输出端并联，以实现与逻辑的功能，称为线与。然而，前面介绍的TTL门电路，其输出端不
49、能并联使用，也无法实现线与功能。这是因为，对于一般的TTL门电路，若将两个（或多个）与非门的输出端直接相连，如图8-23所示当门G1输出为高电平，G2输出低电平时，将有一个很大的电流从VCC经G1的VT3到G2导通门的VT4，如图8-23所示。这个电流不仅会使导通门的输出电平抬高而破坏电路的逻辑关系，还会因功耗过大而损坏器件。第8章 数字逻辑基础及逻辑门电路为了能使TTL门电路的输出端直接相连，实现线与功能，可以采用集电极开路的门电路（Open Collector Gate，OC门）。 （2）电路工作原理 OC门电路结构和逻辑符号如图8-24（a）所示，图8-24（c）是几个OC门并联在一起。
50、第8章 数字逻辑基础及逻辑门电路OC门工作时其输出端需外接负载电阻和电源。将n个OC门的输出端并联后可共用一个集电极负载电阻R和电源+UCC，如图8-24（c）所示。在该电路中，只有当F1Fn都为高电平时，即所有OC门输出端三极管VT4都截止，输出F才为高电平；只要其中有一个门输出为低电平，即该门输出端三极管VT4饱和，输出F就为低电平，显然，该电路实现的是与逻辑的功能，即FF1 F2Fn。（3）应用举例OC门除了实现多个门的线与功能外，由于其外接电源的选择范围是30V，可以实现电平转换和提供驱动电流。第8章 数字逻辑基础及逻辑门电路电平转换。在数字系统的接口部分（与外部设备相连的地方）须有电