《第7章 组合逻辑电路-V2ppt课件.ppt》由会员分享，可在线阅读，更多相关《第7章 组合逻辑电路-V2ppt课件.ppt（87页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、第7章 组合逻辑电路-V2掌握掌握了解了解上述各种集成组合逻辑电路的应用和使用方法上述各种集成组合逻辑电路的应用和使用方法 熟悉熟悉上述各种组合逻辑电路工作原理上述各种组合逻辑电路工作原理（2）组合逻辑电路的设计方法）组合逻辑电路的设计方法（3）各种译码器、编码器、全加器、数值比较器、）各种译码器、编码器、全加器、数值比较器、 数据选择器、数据分配器的逻辑功能数据选择器、数据分配器的逻辑功能本章教学基本要求本章教学基本要求（1）组合逻辑电路的分析方法）组合逻辑电路的分析方法第第7章章 组合逻辑电路组合逻辑电路概念概念 指任何时刻的输出仅取决于该指任何时刻的输出仅取决于该时刻输入信号的组合，而与
2、电路时刻输入信号的组合，而与电路原有的状态无关的电路。原有的状态无关的电路。 数字电路根据逻辑功能特点的不同分为数字电路根据逻辑功能特点的不同分为 组合逻辑电路组合逻辑电路 时序逻辑电路时序逻辑电路 指任何时刻的输出不仅取决于指任何时刻的输出不仅取决于该时刻输入信号的组合，而且与该时刻输入信号的组合，而且与电路原有的状态有关的电路。电路原有的状态有关的电路。 二、组合逻辑电路的特点二、组合逻辑电路的特点功能特点：功能特点：没有存储和记忆作用。没有存储和记忆作用。 组成特点：组成特点：由门电路构成，不含记忆单元，只存在由门电路构成，不含记忆单元，只存在从输入到输出的通路，没有反馈回路。从输入到输
3、出的通路，没有反馈回路。 组合电路可以有一个或多个输入端组合电路可以有一个或多个输入端,也可以有一个或多也可以有一个或多个输出端个输出端 组合逻辑电路组合逻辑电路的一般框图的一般框图),(2111nXXXfZ ),(2112nXXXfZ),(211nmXXXfZ 表达式形式表达式形式7.1组合逻辑组合逻辑 电路的分析电路的分析分析思路：分析思路：基本步骤：基本步骤：根据给定逻辑电路，找出输出输入间的逻辑关系，根据给定逻辑电路，找出输出输入间的逻辑关系，从而确定电路的逻辑功能。从而确定电路的逻辑功能。 根据给定逻辑图根据给定逻辑图写出输出逻辑式写出输出逻辑式，并进行必要的化简，并进行必要的化简列
4、真值表列真值表分析逻辑功能分析逻辑功能一、组合逻辑电路的基本分析方法一、组合逻辑电路的基本分析方法 例例 分析下图所示逻辑电路的功能。分析下图所示逻辑电路的功能。解：解： ( (1) )写出输出逻辑函数式写出输出逻辑函数式( (3) )分析逻辑功能分析逻辑功能( (2) )列逻辑函数真值表列逻辑函数真值表通过分析表达式通过分析表达式和真值表特点来说明和真值表特点来说明功能。功能。 图示电路是由五个图示电路是由五个与非与非门构成的门构成的异或异或门门AZ 1BABAZ BAZ 4BZ 2BAZ 3BABAZ BABA BABA BA 11011000ZBA输输 出出输输 入入1010 初学者一般
5、从输入向输出逐级写出各初学者一般从输入向输出逐级写出各个门的输出逻辑式。熟练后可从输出向输个门的输出逻辑式。熟练后可从输出向输入直接推出整个电路的输出逻辑式。入直接推出整个电路的输出逻辑式。 例例 分析下图电路的逻辑功能。分析下图电路的逻辑功能。解：解：( (1) )写出输出逻辑函数式写出输出逻辑函数式)(2BAAZ )(3BABZ BAZ 1( () )分析逻辑功能分析逻辑功能该电路为四个门电路构成的该电路为四个门电路构成的异或异或门门)()(BABBAAZ )()(BABBAAZ )()(BABBAA BABA BA 设计思路：设计思路：基本步骤：基本步骤： 分析给定逻辑要求，设计出能实现
6、该功能分析给定逻辑要求，设计出能实现该功能的组合逻辑电路。的组合逻辑电路。 分析设计要求并分析设计要求并列出真值表列出真值表求最简输出求最简输出逻辑式逻辑式画逻辑图。画逻辑图。 首先分析给定问题，弄清楚输入变量和输出变量是首先分析给定问题，弄清楚输入变量和输出变量是哪些，并规定它们的含义与逻辑取值哪些，并规定它们的含义与逻辑取值( (即规定它们何时即规定它们何时取值取值 0 ，何时取值，何时取值1) ) 。然后分析输出变量和输入变量。然后分析输出变量和输入变量间的逻辑关系，列出真值表。间的逻辑关系，列出真值表。根据真值表用代数法或卡诺图法求最简与或式，根据真值表用代数法或卡诺图法求最简与或式，
7、然后根据题中对门电路类型的要求，将最简与或式变然后根据题中对门电路类型的要求，将最简与或式变换为与门类型对应的最简式。换为与门类型对应的最简式。 7.27.2组合逻辑电路的设计组合逻辑电路的设计例例2 2：设计一个三人表决逻辑电路，要求设计一个三人表决逻辑电路，要求: : 三人三人A A、B B、C C各控制一个按键，按下为各控制一个按键，按下为“1”1”，不按为，不按为“0”0”。多数（。多数（ 2 2）按下为通过。通过时按下为通过。通过时L L1 1，不通过不通过L L0 0。用与非门实现。用与非门实现。L LA AB BC C+5V+5V要设计要设计的逻辑的逻辑电路电路A B C L 0
8、 0 0 0 0 0 1 0 0 1 0 0 0 1 1 1 1 0 0 0 1 0 1 1 1 1 0 1 1 1 1 1 A ABCBC0000111110111100002 2、用画卡诺图化简、用画卡诺图化简L= AC + BC + ABL= AC + BC + AB3 3、 写出最简写出最简“与或与或”式式1 1、列真值表、列真值表BCBCACACABAB4 4、用与非门实现逻辑电路、用与非门实现逻辑电路L=AB +AC +BC L=AB +AC +BC = AB AC BC= AB AC BC& & & & &A AB BC CL L& &例2. 组合逻辑电路的设计2 根据给定的逻辑
9、功能，画出实现该功能的逻辑电路的过程称为组合逻辑电路的设计。用与非门设计一个交通报警控制电路。交通信号灯有黄、绿、红3种，3种灯分别单独工作或黄、绿灯同时工作时属正常情况，其他情况均属故障，出现故障时输出报警信号。要求用与非门组成电路。设黄、绿、红三灯分别用输入变量表示，时为工作，其值为“ ”，时为不工作，其值为“0”；输出报警信号用 表示，正常工作时F值为“0”，出现故障时F值为“ ”。 根据上述假设，我们可根据题目要求，首先把电路的功能真值表表列写出来。 1 确定逻辑函数与变量关系 A B C F A B C F 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 1 0 0
10、1 0 1 1 1 0 1 1 1 0 1 0 1 列出相应真值表ABCCBABCACBAF 3 列出逻辑函数式BCACCBAFABC00010111101111 4 得出最简式用卡诺图对上式进行化简：BCACCBABCACCBAF AB C& & & & 1 1 1 5 画出逻辑电路图显然，组合逻辑电路的设计步骤为：据题意确定输入、输出变量的逻辑形式；列出相关真值表；写出相应逻辑表达式；化简逻辑式；根据最简逻辑式画出逻辑电路图。应用非非定律对逻辑式变换，找出输出对输入的关系：对组合逻辑电路的设计问题，不作深入要求，学习者可根据需要自己进一步巩固提高。真值表真值表电路功电路功能描述能描述： 用
11、与非门设计一个举重裁判表决电路。用与非门设计一个举重裁判表决电路。设举重比赛有设举重比赛有3个裁判，一个主裁判和两个副个裁判，一个主裁判和两个副裁判。杠铃完全举上的裁决由每一个裁判按一下自己面裁判。杠铃完全举上的裁决由每一个裁判按一下自己面前的按钮来确定。只有当两个或两个以上裁判判明成功，前的按钮来确定。只有当两个或两个以上裁判判明成功，并且其中有一个为主裁判时，表明成功的灯才亮。并且其中有一个为主裁判时，表明成功的灯才亮。设主裁判为变量A，副裁判分别为B和C；表示成功与否的灯为Y，根据逻辑要求列出真值表。 1 穷举法 1 A B CYA B CY0 0 00 0 10 1 00 1 1000
12、01 0 01 0 11 1 01 1 10111 2 ABCCABCBAmmmY765 2 逻辑表达式逻辑表达式 ABC0001111001ABACY& 3 卡诺图卡诺图最简与或最简与或表达式表达式化简 4 5 逻辑变换逻辑变换 6 逻辑电逻辑电路图路图 3 化简 4 111Y= AB +AC 5 ACABY 6 常用中规模集成组合逻辑电路常用中规模集成组合逻辑电路数据选择器数据选择器七段显示译码器七段显示译码器译码器译码器 加法器加法器编码器编码器比较器比较器编码：编码：用数字或某种文字和符号来表示某一对象或信号的过程。用数字或某种文字和符号来表示某一对象或信号的过程。 数字电路中，一般用
13、的是二进制编码。二进制数字电路中，一般用的是二进制编码。二进制只有只有0 0和和1 1两个数码，可以把若干个两个数码，可以把若干个0 0和和1 1按一定规按一定规律编排起来组成不同的代码（二进制数）来表示律编排起来组成不同的代码（二进制数）来表示某一对象或信号。某一对象或信号。一位二进制代码有一位二进制代码有0 0和和1 1两种，两种，可以表示两个信号。可以表示两个信号。n n位二进制代码有位二进制代码有2 2n n种，可以种，可以表示表示2 2n n个信号。个信号。这种二进制编码在电路上容易实这种二进制编码在电路上容易实现。现。对对N N个信号进行编码时，应按个信号进行编码时，应按N N 2
14、 2n n 来确定二进制代码来确定二进制代码的位数的位数n n3.33.3编码器编码器 n 位二进制代码有位二进制代码有 2n 个状态，个状态，可表示可表示2n个信息。个信息。二进制编码器二进制编码器由图可写出编码器由图可写出编码器的输出逻辑函数为的输出逻辑函数为由此式可列由此式可列出真值表为出真值表为输输 出出输输 入入1110111111101110111111101110111110011110110111011110111010111110111001111100100011111110Y0Y1Y2I7I6I5I4I3I2I1I0原原码码输输出出被编信号低电平有效。被编信号低电平有效。
15、8 8线线3 3线编码器线编码器输入输入8 8个信号个信号Y0=I1I3I5I7Y2=I4I5I6I7Y1=I2I3I6I7输出输出3 3位二进制位二进制对对N个信号进行编码时，应按个信号进行编码时，应按公式公式2n N来确定需要使用来确定需要使用的二进制代码的位数的二进制代码的位数n. 二十进制编码器二十进制编码器将将 0 9 十个十十个十进制数转换为二进制进制数转换为二进制代码的电路。又称代码的电路。又称十十进制编码器进制编码器。 输入输入十进十进制数制数 输出输出8421BCD码码A B C D 0 1 2 3 4 5 6 7 8 90 0 0 0 0 0 0 1 0 0 1 0 0 0
16、 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 1010个个输输入入端端8421编码器编码器4 4个输出端个输出端 B=“7”+“6”+“5”+“4”A=“9”+“8”C=“7”+“6”+“3”+“2”D=“9”+“7”+“5”+“3”+“1”为何要使用为何要使用优先编码器？优先编码器？优先编码器优先编码器 ( (即即 Priority Encoder) ) 1111000000001101000000101001000000010001000011000001000010000001001000000001000000000001Y0
17、Y1Y2I7I6I5I4I3I2I1I0输输 出出输输 入入允许同时输入数个编码信号，但只对其中允许同时输入数个编码信号，但只对其中优先权最高的信号进行编码输出的电路。优先权最高的信号进行编码输出的电路。 普通编码器在任普通编码器在任何时刻只允许一个输何时刻只允许一个输入端请求编码，否则入端请求编码，否则输出发生混乱。输出发生混乱。54LS14854LS148优先编码器优先编码器1 1 1 1 11000000000ST0IN1IN2IN3IN4IN5IN6IN7IN2Y1Y0YEXYSY 11111111000000001111111111111111111111111111111111 1
18、 11 1 10 0 00 0 10 1 00 1 11 0 11 0 01 1 01 00 10 10 10 10 10 10 10 1被编码对象被编码对象选选通通控控制制端端代码输出端代码输出端状态标状态标志端志端54LS14854LS148逻辑逻辑图图被编码的对象被编码的对象,.低电平有效低电平有效选通控制端选通控制端,低电平有低电平有效效,只有当其为只有当其为0时才可时才可以进行编码以进行编码代码输代码输出端出端,为为反码形反码形式式输出标志输出标志位位54LS14854LS148逻辑符号逻辑符号图图Y YS S=1,1=1,1# # 芯芯片停止工作，片停止工作，1 1# # 芯片输出
19、芯片输出Y Y2 2Y Y1 1Y Y0 0=111=111将两块将两块54LS148芯片级联起来就可将输入端扩展为芯片级联起来就可将输入端扩展为16个，组成个，组成16线线4线优先编码器线优先编码器总输出总输出的最高的最高位输出，位输出，高电平高电平有效有效ST=0允许允许工作工作ININ8 8ININ1515有输有输入入54LS1481 1 1 1 01 0 010 1 1如果如果IN15IN8中无低中无低电平，则电平，则2#芯片的芯片的YS=Y3=0，允许，允许1#芯片芯片工作，将对工作，将对IN7IN0中中优先权高的实行编码优先权高的实行编码1 1 00 1 01 1 11 0 11以
20、此类推以此类推总的输出标总的输出标志志, , 时编码器工时编码器工作作1 EXY1 1 10主要要求：主要要求： 理解译码的理解译码的概念概念。 掌握二进制译码器掌握二进制译码器 54LS138 的的逻辑功能和逻辑功能和使用方法。使用方法。 理解其他常用译码器的理解其他常用译码器的逻辑功能和使用方法逻辑功能和使用方法。掌握掌握用二进制译码器用二进制译码器实现实现组合逻辑电路组合逻辑电路的的方法方法。 3.43.4译码器译码器译码的概念与类型译码的概念与类型 译码译码是是编码编码的逆过程。的逆过程。 将表示特定意义信息的二进将表示特定意义信息的二进制代码翻译出来。制代码翻译出来。 多输入多输入,
21、多输出的组合逻辑电路多输出的组合逻辑电路 译码器译码器 二进制译码器二进制译码器 二二 - - 十进制译码器十进制译码器 显示译码器显示译码器 译码器译码器( (即即 Decoder) ) 二进制二进制代码代码 与输入代与输入代码对应的码对应的特定信息特定信息 译译码码器器 7.4.1.7.4.1.二进制译码器二进制译码器 将输入二进制代码译将输入二进制代码译成相应输出信号的电路。成相应输出信号的电路。 n 位位二进制二进制代码代码 2n 位位译码译码输出输出二进制二进制译码器译码器 译码输出译码输出100011010001001010000100Y3Y2Y1Y0A0A1译码输入译码输入译码输
22、出高电平有效译码输出高电平有效译码输出译码输出011111101101110110111000Y3Y2Y1Y0A0A1译码输入译码输入0000译码输出低电平有效译码输出低电平有效2 2线线-4-4线译码器逻辑图线译码器逻辑图013AAY 012AAY 011AAY 010AAY 动画-二进制译码器（2线-4线）n电子课动画集95-译码器.swf允许译码器工作允许译码器工作禁止禁止译码译码 Y7 Y0 由输入二进制码由输入二进制码 A2、A1、A0 的取值决定。的取值决定。输出逻辑函数式输出逻辑函数式Y0=A2A1A0Y1=A2A1A0Y2=A2A1A0Y3=A2A1A0Y4=A2A1A0Y5=
23、A2A1A0Y6=A2A1A0Y7=A2A1A01111111100000000011111111110110111111011011101111110101111011110010111110111110011111101101001111111011000111111110000011111111111111111110Y7Y6Y5Y4Y3Y2Y1Y0A0A1A2STB STCSTA输出输出输入输入74LS138 真值表真值表 1111111111111111111100000000011111111000000000111111111110111111011110111111011110
24、1111001111101111101111101101011111101100111111100003 3线线-8-8线二进制线二进制译码器真值表译码器真值表3线线-8线译码器线译码器 工作原理工作原理逻辑图逻辑图二进制译码器的应用二进制译码器的应用1 1、用于译码器的、用于译码器的功能扩展功能扩展例：用两片例：用两片54LS138的的8位输出通过级联实现位输出通过级联实现4线线-16线译码的输出线译码的输出00不工作不工作正常正常译码译码1不工不工作作正常译正常译码码有一个为低有一个为低电平电平有一个与代码有一个与代码对应的输出端对应的输出端为低电平为低电平地址码的地址码的最高位最高位2
25、2、用作、用作数据分配器数据分配器在数据传输系统中，经常需要将总线中的数据传输到在数据传输系统中，经常需要将总线中的数据传输到多个支路中的一路上去，传往支路中哪些一路，就需多个支路中的一路上去，传往支路中哪些一路，就需要用唯一地址译码器来选择。在这种装置中，译码器要用唯一地址译码器来选择。在这种装置中，译码器起着数据分配的作用，这种装置叫起着数据分配的作用，这种装置叫数据分配器数据分配器CBAiiSTSTSTmY 与地址代码对应的最小项如果令如果令 而将输入数据而将输入数据D从从 端输入，端输入，则在地址码确定后则在地址码确定后 、 、 均为均为1，那么，由地，那么，由地址确定的输出址确定的输
26、出 ，即总线上的数据，即总线上的数据D以反码以反码形式从形式从 端送出，欲得到原码输出只需在数据端送出，欲得到原码输出只需在数据D与与 端之间加反相器即可端之间加反相器即可0 CBSTSTASTimBSTCSTDSTYAi iYAST译码器译码器数据分数据分配功能配功能示意图示意图3 3、用作、用作构成构成组合逻辑函数组合逻辑函数利用一些附加的门电路将最小项（利用一些附加的门电路将最小项（ n位地址输入的二进制译位地址输入的二进制译码器有码器有2n个代码输入，包含个代码输入，包含n变量函数的全部最小项变量函数的全部最小项）恰当地组）恰当地组合起来合起来, ,即可产生任何即可产生任何n n变量的
27、组合逻辑函数即二进制译码变量的组合逻辑函数即二进制译码器可充当器可充当组合逻辑函数发生器组合逻辑函数发生器。 例例 用用3 3线线-8-8线序列码器线序列码器74LS13874LS138实现下列多输出组合实现下列多输出组合逻辑函数逻辑函数. .输出的逻辑函数式为输出的逻辑函数式为 ABCCBCBAZBACBAZCBACABCAZBCCBAZ4321只要令只要令74LS138的地址输入端的地址输入端A2=A、A1=B、A0=C，则它的各输出端就是各输入变量最小项，则它的各输出端就是各输入变量最小项的反函数形式的反函数形式 。即。即Y0Y7分别对应为分别对应为m0m7.解：解： 根据给定函数变换为
28、最小项之和的形式根据给定函数变换为最小项之和的形式运用还原律和摩根定理将函数变换为运用还原律和摩根定理将函数变换为在在74LS138之后再加四个与非门就可以实现这些函数。之后再加四个与非门就可以实现这些函数。 751045423653127311mmmmABCCBACBACBAZmmmCBACBACBAZmmmmCABCBABCACBAZmmmABCBCACBAZ7113Z mmm65312Zmmmm 5423Zmmm 75104Zmmmm 在用高电平输出有效的译码器实现组合函数时在用高电平输出有效的译码器实现组合函数时,译码译码器输出为各地址输入变量最小项的原函数器输出为各地址输入变量最小项
29、的原函数.只要将下只要将下面的电路中的与非门换成或门就可以了面的电路中的与非门换成或门就可以了这种译码器是这种译码器是4线线-10线译码器线译码器,它的功能是将它的功能是将8421BCD码译成码译成10个有效电平个有效电平(高电平或低电平高电平或低电平)的输出信号的输出信号,所以称所以称其为二其为二-十进制译码器十进制译码器,属于代码变换译码器属于代码变换译码器.7.4.37.4.3、二十进制译码器、二十进制译码器 10 个译码输出端个译码输出端. 当伪码输入时当伪码输入时,十个输出十个输出端均为非有效电平端均为非有效电平.如输出低如输出低电平有效电平有效,当伪码输入时当伪码输入时,输出输出增
30、为高电平增为高电平,处于无效状态处于无效状态.4位地址位地址输入端输入端输入代码输入代码“0-9”时有对应的输出时有对应的输出,输入代码输入代码“10-15”为伪码为伪码,没有没有与之对应的输出与之对应的输出7.4.47.4.4、显示译码器、显示译码器 将输入的将输入的 BCD 码译成相应输出信号，以驱动显示器显码译成相应输出信号，以驱动显示器显示出相应数字的电路。示出相应数字的电路。数字显示电路组成方框图数字显示电路组成方框图( (一一) )数码显示器简介数码显示器简介为了直观地显示十进制数码，目前广泛采用七段字为了直观地显示十进制数码，目前广泛采用七段字符显示器，或称为七段数码管。这种字符
31、显示器是由七符显示器，或称为七段数码管。这种字符显示器是由七段可发光的线段拼合而成的。利用其不同的组合方式显段可发光的线段拼合而成的。利用其不同的组合方式显示示“0-9”的十进制码。的十进制码。 1. 七段字符显示器七段字符显示器段组合图段组合图分段布置图分段布置图 由七段发光二极管构成由七段发光二极管构成半导体数码显示器内部接法半导体数码显示器内部接法共阳接法共阳接法 共阴接法共阴接法 共阳数码管是将各发光二极管共阳数码管是将各发光二极管阳极连在一起，接高电平，而阴极阳极连在一起，接高电平，而阴极分别由译码器输出端来驱动。分别由译码器输出端来驱动。这种显示器由输出低电平这种显示器由输出低电平
32、有效的译码器来驱动。有效的译码器来驱动。 当译码输出某段码为低当译码输出某段码为低电平时，二极管导通发光。电平时，二极管导通发光。 当译码输出某段码为高电当译码输出某段码为高电平时，相应的发光二极管就导平时，相应的发光二极管就导通发光，显示相应的数码通发光，显示相应的数码。共阴数码管将各发光二极管共阴数码管将各发光二极管阴极连在一起接低电平，阳极分阴极连在一起接低电平，阳极分别由译码器输出端来驱动。别由译码器输出端来驱动。这种显示器可用输出高电平这种显示器可用输出高电平有效的译码器来驱动有效的译码器来驱动gfedcba例：例： 共阴极接法共阴极接法-显示显示1,2a b c d e f g 0
33、 1 1 0 0 0 01 1 0 1 1 0 1低低电电平平时时发发光光高高电电平平时时发发光光共阳极接法共阳极接法abcgdefdgfecbagfedcba共阴极接法共阴极接法abcdefgQ3 Q2Q1Q0agfedcb译译码码器器二二 十十进进制制代代码码100101111117个个4位位74LS247 七段字形显示译码器的状态表七段字形显示译码器的状态表A3 A2 A1 A0 显示显示字形字形0 00 00 00 00 00 00 00 00 00 01 10 00 00 01 11 10 00 01 11 11 11 11 10 00 00 00 00 00 00 00 00 00
34、 01 10 00 01 10 00 00 01 10 00 00 0abcdefggfedcbaQ3 Q2 Q1 Q0a b c d e f g 0 0 0 0 1 1 1 1 1 1 0 00 0 0 1 0 1 1 0 0 0 0 10 0 1 0 1 1 0 1 1 0 1 20 0 1 1 1 1 1 1 0 0 1 30 1 0 0 0 1 1 0 0 1 1 40 1 0 1 1 0 1 1 0 1 1 50 1 1 0 1 0 1 1 1 1 1 60 1 1 1 1 1 1 0 0 0 0 71 0 0 0 1 1 1 1 1 1 1 81 0 0 1 1 1 1 1 0 1
35、 1 9BS204A0A1A2A3 74LS247+5V来来自自计计数数器器七段译码器和数码管的连接图七段译码器和数码管的连接图5107abcdefgRBI BI LTA11A22LT3BI4RBI5A36A07GND8911101213141516+UCC 74LS247型译码型译码器的外引线排列图器的外引线排列图abcdefg74LS247数码显示器件按发光物质的不同分类数码显示器件按发光物质的不同分类气体放电显示器气体放电显示器荧光数字显示器荧光数字显示器半导体显示器半导体显示器液体数字显示器液体数字显示器辉光数码管、等离子体显示板辉光数码管、等离子体显示板荧光数码管、场致发光数字板荧光
36、数码管、场致发光数字板亦称为发光二板管（亦称为发光二板管（LED）显示器）显示器液晶显示器、电泳显示器液晶显示器、电泳显示器半导体数码管半导体数码管液晶显示器液晶显示器在半导体裁中掺入浓度很高的杂在半导体裁中掺入浓度很高的杂质而成的，所用材料有砷化镓、质而成的，所用材料有砷化镓、磷化镓、磷砷化等。在二极管正磷化镓、磷砷化等。在二极管正向导通时，电子和空穴大量复合，向导通时，电子和空穴大量复合，把多余的能量以光的形式释放出把多余的能量以光的形式释放出来，便发出一定波长的可见光，来，便发出一定波长的可见光，所含磷、砷的比例不同，发出光所含磷、砷的比例不同，发出光的波长（颜色）也不同，有绿，的波长（
37、颜色）也不同，有绿，黄，橙及其中间色等。黄，橙及其中间色等。动画-显示器件概述n电子课动画集96-显示器件.swf4. 显示译码器芯片控制端显示译码器芯片控制端七段显示译码器七段显示译码器: :将输入的二将输入的二十进制代码转换成十进制数码十进制代码转换成十进制数码对应各段的驱动信号。对应各段的驱动信号。LT为灯测试输入，低电平有为灯测试输入，低电平有效。效。BI/RBO为消隐（熄灭状态）为消隐（熄灭状态）输入和灭零输出端口，低电平有输入和灭零输出端口，低电平有效。效。RBI为灭零输入，低电平有效，使得显示器只显示非为灭零输入，低电平有效，使得显示器只显示非零的数据。零的数据。将将BI/RBO
38、与与RBI配合使用，可实现多位数码显示的灭零控配合使用，可实现多位数码显示的灭零控制和数码的闪烁效果。制和数码的闪烁效果。十进制十进制或功能或功能输入输入 BIRBO输出输出字形字形LT RBI A3A2A1A0YaYbYcYdYeYfYg01100001111111011000110110000 151111110000000消隐消隐 00000000脉冲消脉冲消隐隐10000000000000灯测试灯测试0 11111111 七段显示译码器功能表实现多位加法运算的电路实现多位加法运算的电路其低位进位输出端依次连至相邻高其低位进位输出端依次连至相邻高位的进位输入端，最低位进位输入端接位的进位
39、输入端，最低位进位输入端接地。因此，高位数的相加必须等到低位地。因此，高位数的相加必须等到低位运算完成后才能进行，这种进位方式称运算完成后才能进行，这种进位方式称为串行进位。运算速度较慢。为串行进位。运算速度较慢。其进位数直接由加数、被加数其进位数直接由加数、被加数和最低位进位数形成。各位运算并和最低位进位数形成。各位运算并行进行。运算速度快。行进行。运算速度快。串行进位加法器串行进位加法器超前进位加法器超前进位加法器补充例题补充例题7.57.5加法器加法器只考虑两个只考虑两个1位二进制数位二进制数A和和B相加，相加，不考虑低位来的进位数的相加称为半不考虑低位来的进位数的相加称为半加，实现半加
40、的电路称为半加器加，实现半加的电路称为半加器 能够实现加法运算的电路称为能够实现加法运算的电路称为加法器加法器 半加器半加器全加器全加器 除了两个位二进制数相加以外除了两个位二进制数相加以外, ,还与低位向本位的进位数相加还与低位向本位的进位数相加, ,称之称之为全加为全加, ,所构成的电路称为全加器所构成的电路称为全加器7.5加法器加法器13.5.1半加器半加器7.5.1半加器半加器只求本位和，不考虑低位的进位。只求本位和，不考虑低位的进位。实现半加操作的电路称为半加器。实现半加操作的电路称为半加器。 COSCABC = AB半加器逻辑图半加器逻辑图半加器逻辑符号半加器逻辑符号A、B 为两个
41、加数为两个加数C 为向高位的进位为向高位的进位S 为半加和为半加和状态表状态表A B C0 0 00 1 01 0 1 1 S010 11 0BABABAS = 1&ABSC7.5.2全加器全加器被加数、加数以及低位的进位三者相加称为被加数、加数以及低位的进位三者相加称为“全加全加”，实现全加操作的电路称为全加器实现全加操作的电路称为全加器。Ci-1：来自低位的进位：来自低位的进位Ci：向高位的进位：向高位的进位 COCiAiBiCISiCi-1半半加加器器半半加加器器AiBiCi-1CiSiSAiBi SCi-11AiBiCi-1Si00000001101110001111010010111
42、011状态表状态表Ci01111000全加器全加器逻辑符号逻辑符号 输入：输入：A、B 分别表示两个分别表示两个1位二位二进制数对应位的被除数和加数，进制数对应位的被除数和加数， 表示低位来的进位数。表示低位来的进位数。 输出：输出：求得本位的和求得本位的和 及向高及向高位的进位数位的进位数 作为输出作为输出.1 iC1 iCiS解：解：（2 2） 逻辑函数式逻辑函数式 例例 试设计位全加器试设计位全加器电路。电路。( (1) )分析命题，列真值表。分析命题，列真值表。 )7 , 4 , 2 , 1(mSi1111 iiiiiiiiiiiiCBACBACBACBAiS )7 , 6 , 5 ,
43、 3(mCi1111 iiiiiiiiiiiiCBACBACBACBAiC 输出输出 输入输入0 01 01 00 11 00 10 11 10 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1iAiB1 iCiSiC半加器电路能用半加器电路能用与非门实现吗？与非门实现吗？(3)对逻辑函数式进行化简对逻辑函数式进行化简(4)得出得出1 1位全加器逻辑图位全加器逻辑图 )(11iiiiiiBACBAC 1 iiiCBA)()(11iiiiiiiiiiiBABACBABACS )()(111iiiiiiiiiiBABACCCBAC )(1iiiiiBACBA 原式为最简
44、经变换得到三变量的异或式而原式为最简经变换得到三变量的异或式而 的原式可以化简为的原式可以化简为 但但为了整个电路最简为了整个电路最简 可与可与 公用公用iSiCiCiSiiBA 11 iiiiiiiCBCABAC请同学们练习一下：半加器如何用电路实现？串行进位加法器举例串行进位加法器举例A3B3C3S3COCIS2S1S0A2B2A1B1A0B0COCICOCICOCICI加数加数 A 输入输入A3A2A1A0B3B2B1B0B3B2B1B0加数加数 B 输入输入低位的进位输出低位的进位输出 CO 依次加到相邻高位依次加到相邻高位的进位输入端的进位输入端 CI 。相加结果读数为相加结果读数为
45、 C3S3S2S1S0和数和数进位数进位数串行加法器主要缺点是工串行加法器主要缺点是工作作(运算运算)速度慢速度慢跳过补充例题超前进位加法器举例：超前进位加法器举例：CT74LS283相加结果读数相加结果读数为为 C3S3S2S1S0 4 位二进制加位二进制加数数 B 输入端输入端 4 位二进制加位二进制加数数 A 输入端输入端低位片进位输入端低位片进位输入端本位和输出端本位和输出端向高位片的向高位片的进位输出进位输出A3A2A1A0B3B2B1B0CI0CO4F3F2F1F0S3S2S1S0C3CT74LS283逻辑符号逻辑符号与串行进位加法器区别与串行进位加法器区别:超超前进位加法器运算时
46、间的前进位加法器运算时间的缩短是以增加电路复杂程缩短是以增加电路复杂程度为代价而换取的度为代价而换取的3.6.13.6.1数值比较器数值比较器 Digital Comparator，又称数字比较器。，又称数字比较器。用于比较两个数的大小。用于比较两个数的大小。 ( (一一) ) 1 位数值比较器位数值比较器 输输 入入输输 出出AB Y(AB)Y(AB)Y(A=B)00001010101010011001ABAABABBY(AB) BAABBABAYBABAYBAAAY=+=)=(=)(3.63.6数值比较器和数据选择器数值比较器和数据选择器 ( (二二) ) 多位数值比较器多位数值比较器可利
47、用可利用 1 位数值比较器构成位数值比较器构成比较原理：从最高位开始逐步向低位进行比较。比较原理：从最高位开始逐步向低位进行比较。例如例如 比较比较 A = A3A2A1A0 和和 B = B3B2B1B0 的大小：的大小： 若若 A3 B3，则，则 A B；若；若 A3 B3，则，则 A B2，则，则 A B；若；若 A2 B2，则，则 A B；若；若 A2 = B2，则再去比较更低位。，则再去比较更低位。 依次类推，直至最低位比较结束。依次类推，直至最低位比较结束。 在进行多位数值的比较时，先比较两个数值的最高位，当其不相等时，即可得到比较结果。当其相等时，再进行次高位的比较，不相等时，即
48、得到比较结果。相等时，再进行下一位比较，直到得出比较结果。 74LS85是一个16脚的集成逻辑器件，左示为其管脚排列图。除了两个四位二进制数的输入端和三个比较结果的输出端外，增加了三个低位的比较结果的输入端，用作比较器“”比较位数。74LS85的输入和输出均为高电平有效。 两个74LS85芯片构成八位数值比较器时，可将低位的输出端和高位的比较输入端对应相连，高位芯片的输出端作为整个八位比较器的比较结果输出端。 B3 1 16 UCCAB 2 15 A3AB 3 14 B2AB 4 13 A2YAB 5 12 A1YAB 6 11 B1YAB 7 10 A0GND 8 9 B0图7-29为集成4
49、位数值比较器74LS85的引脚示意图。A3A0、B3B0为需比较的两个4位二进制数的输入端；为比较结果输出端。另外还有三个串联 输 入端，是为了扩展比较位数设置的。当需要比较超过4位数的二进制数时，可以采用级联的方法解决。 【例【例7-9】由四位集成加法器与数值比较器组成的】由四位集成加法器与数值比较器组成的判别电路如图判别电路如图7-31所示，问图中哪个发光二极管会所示，问图中哪个发光二极管会发光。为什么发光。为什么? 解：解：由图可知，74LS283为4位集成加法器，两个加数输入，则A+B = 0110+0011=1001，运算结果为Y= 1001；74LS85为4位数据比较器，比较结果Y
50、= 1001小于1010，所以74LS85输出端ZAB为高电平，故LED3发光二极管正向导通，发光显示。从从多路多路数据中选择其中所需要的数据中选择其中所需要的一路一路数据输出。数据输出。例：例：四选一数据选择器四选一数据选择器输输入入数数据据输出数据输出数据使能端使能端D0D1D2D3YSA1A0控制信号控制信号数据选择器数据选择器(Multiplexer,简称简称MUX)又称又称“多路开关多路开关”或或“多路调制器多路调制器”,它的功能是在选择输入它的功能是在选择输入(又称又称“地地址输入址输入”)信号的作用下信号的作用下,从多个数据输入通道中选择从多个数据输入通道中选择某一通道的数据某一