《本科毕业设计基于单片机的数控数字移相计的设计(共45页).doc》由会员分享，可在线阅读，更多相关《本科毕业设计基于单片机的数控数字移相计的设计(共45页).doc（45页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、精选优质文档-倾情为你奉上基于单片机的数控数字移相计的设计（信息技术学院2002级电子信息科学与技术专业）摘要：本设计介绍了一种基于单片机AT89C51控制的数字移相计，其利用锁相环和分频电路组成典型的倍频电路，采用环形队列实现信号波形的任意相位移项，且保持波形的幅度，频率不变。文中对其软，硬件的设计作了较为详尽的阐述。描述了系统硬件工作原理，并介绍了AT89C51单片机内部结构及芯片图，论述了本次毕业设计所应用的各硬件接口技术和各个接口模块的功能及工作过程。阐述了与本设计有关的各个接口芯片的功能及芯片图。本设计是以单片机的基本语言汇编语言来进行软件设计，指令的执行速度快，节省存储空间。为了便
2、于扩展和更改，软件的设计采用模块化结构，使程序设计的逻辑关系更加简洁清晰，使硬件在软件的控制下协调运作。这样，使得软硬件系统能够有效的结合起来，为系统的调试也带来了很大方便。关键词：单片机 倍频电路 环形队列ABSTRACT：The paper introduces a phase shifter controlled by SCM AT89C51.It can realize phase shift of various waves with the method of loop alignment,and hold a constant amplitude and frequency. T
3、he design of the hardware and software is mentioned in detail in the article.The text inside describes the system hardware work principle, and introduce the AT89C51 internal structure and chip figure, discuss the function and working process of these degree graduation project station applied each ha
4、rdware interface technology and each interface module. It expound the each interface chip function and chip figure of these designed with shut.This system edits collected materials the language to proceed with single the basic language of a machine the software designs, the instruction carries out t
5、he speed quick, save memory. For the sake of easy to expand with the design adoption mold a logic for turning construction, making procedure designing relation that change, software more shorter and more easier to understand. Make hardware control in software descended to moderate the operation.In c
6、onclusion concretion description soft and hardware debug of each functional module.The predominance thought that this text compose is soft, the hardware combines together, regarding hardware as the foundation, proceeds the plait of each function mold piece write.KEYWORDS: SCM Frequency multiplicatio
7、n Loop alignment目录1 概述2方案论证3系统的基本原理4.1 AT89C51单片机的简介4.2输入信号倍频电路4.2.1锁相环的工作原理4.2.2频率合成器的原理4.3单片机系统主电路4.3.1数据采集模块AD574A4.3.2数据输出模块DAC08324.3.3存储器模块62644.3.4显示电路5系统软件设计67附录四：系统程序清单1概述： 在现代科研、通信系统、教学试验以及各种电子测量技术中，常常离不开一个高精度、频率可变的信号源，并且要求由数字信号来控制，这就是数字式频率合成器。频率合成虽不是一项新技术，但是近年来它发展十分迅速，合成器性能不断提高，应用日益广泛，它不仅
8、占领了传统上需要使用信号源的各个方面，而且开拓了很多新的领域，这标志第三代信号合成技术的出现。随着数字集成电路和微电子技术的发展和提高，一种新的频率合成技术直接数字频率合成得到了飞速的发展，它是继直接频率合成和间接频率合成之后发展起来的第三代频率合成技术。该技术在相对带宽、频率转换时间、相位连续性、正交输出、高分辨力以及集成化等一系列性能指标已远远超过了传统的频率合成技术所能达到的水平。目前DDS 广泛应用于接收机本振、信号发生器、仪器、通信系统、雷达系统等，尤其适合于跳频无线通信系统。移相信号发生器同样属于信号源的一个重要组成部分，由于传统的模拟移相（如：阻容移相，变压器移相等）有许多不足，
9、如：移相输出波形易受输入波形的影响，移相角度还与负载的大小和性质有关，移相精度不高，分辩率较低，而且，传统的模拟移相不能实现任意波型的移相，这主要是因为传统的模拟移相由移相电路的幅相特性所决定，对于方波、三角波、锯齿波等非正弦信号各次谐波的相移、幅值衰减不一致，从而导致输出波形发生畸变。随着现代电子技术的发展，特别是随单片机和可编程技术的发展而兴起的数字移相技术却很好的解决了这一问题。移相电路通常用于同步检测器的数据处理中。目前相关的资料上有很多移相电路，应用于不同要求的各种设计中，但在这些电路中所起到的作用却基本相同。其实现的方法是多种多样的，大致可以分为模拟式移相计和数字式移相计两类。模拟
10、式移相计的电路较为复杂，线性差，测量精度低等特点，由于其电路较为复杂，给设计和焊接电路带来很多不便，而且需要考虑的因素也很多。因此，在现实的生产中不被提倡其应用也随之减少。相对的，数字式移相计大多以标准逻辑器件按传统数字系统设计方法设计而成的，虽然其功耗比模拟式的大，可靠性不是很高。但其测量的精度高，失真度小，电路设计相对于模拟式的简单得多，容易实现。本设计介绍的基于单片机AT89C51控制的数字移相计，采用环形队列实现信号波形的任意相位的移动，并且保持波形的幅度，频率不变。2方案论证： 根据设计题目及要求完成该设计可以有很多种方案，基于其是否可行以及电路的复杂程度，对相关芯片和电路的熟悉和掌
11、握程度等因素，经过反复筛选和查找相关资料，选取了大致两种可行方案进行比较如下。第一种方案是以单片机AT89C51为核心对整个电路进行控制，由锁相电路和分频电路连接在一起构成输入信号的倍频电路，由芯片AD574A和DAC0832组成模数和数模转换电路，由数码管和按键组成键盘显示电路。然后，通过软件设计输入单片机AT89C51进行控制，完成任意相位的移动。本设计就是采用了这种方案，对于该方案的基本原理和详细的论证将在下文中阐明。第二种方案是用集成电路来完成移相控制电路，应用TCA785，它是德国西门子公司开发的第三代晶闸管单片移相触发集成电路。TCA785能够实现三相整流桥的移相控制。它的主要引脚
12、功能如下，引脚5为外接同步信号，用于检测交流电压过零点。引脚10为片内产生的同步锯步波，其坡度最大值和最小值由引脚9和引脚10的外接电阻器和电容器决定。通过与引脚11的控制电压相比较，在引脚15和引脚14输出同步的脉冲信号，改变引脚11的控制电压，就可以实现移相控制。脉冲的宽度由引脚12外接电容器的容值决定1，当选择双窄脉冲的驱动方式时，引脚12接上150PF电容器，有几微秒的脉冲宽度即可使晶闸管正常导通。输入谐波引起的过零点振荡问题，三相全控桥式整流进线电流为不连续的兔耳状尖峰电流，当电源阻性负载较重（阻性电流150A）时，由于需要大量的有功功率。因此，该尖峰电流峰值较大，尖峰电流在电源进线
13、电阻器产生一定压降，该电流产生的压降与输入正弦波叠加以后送到同步变压器的输入端，作为同步信号提供给785电路，该叠加电压在过零点附近存在抖动，由于785对过零点检测极为灵敏，导致电路的引脚10的锯齿波斜边也发生抖动。这样，当由输出反馈的引脚11控制电压即使没有改变，785输出的驱动脉冲也在相移，产生的结果就是进线电流峰值变化很大，在直流平波电抗器上引起强烈的振动，甚至对电网也造成冲击。 综上所述，第二种方案虽然能够完成移相控制的基本功能，但是集成电路TAC785本身存在一些弊端，而且它不能实现数控的功能。第一种方案应用单片机AT89C51来控制数控移相计，虽然外围电路的连接比第二种方案较为复杂
14、，集成度较低，但是设计要求的基本功能都能够实现，而且软件设计对我们也比较熟悉，应用起来方便。况且，第一种方案是由几个功能模块构成的，在连接和测试中可以逐个完成，确定该部分功能好用时，再完成下一个功能模块。这样，使纠错和仿真变得较容易和方便，减少了部分工作量。TAC785的引脚图如下所示:3系统的基本原理：所谓移相是指两路同频的信号，以其中的一路为参考，另一路相对于该参考作超前或滞后的移动，即称为是相位的移动。两路信号的相位不同，便存在相位差，简称相差。若我们将一个信号周期看作是360，则相差的范围就在0360之间。例如在图1中，以A信号为参考，B信号相对于A信号作滞后移相0，则称A超前B0，或
15、称B滞后A0。 图1 移相示意要实现B信号对A信号的移相，通常有两个途径：一是直接对模拟信号进行移相，如阻容移相，变压器移相等，早期的移相通常采用这种方式。采用这种方式制造的移相器有许多不足之处，如：输出波形受输入波形的影响，移相操作不方便，移相角度随所接负载和时间等因素的影响而产生漂移等在此不予讨论另一个是随电子技术的发展，特别是单片机技术的发展而发展起来的数字移相技术，是目前移相技术的潮流。数字移相技术的核心是：先将模拟信号或移相角数字化，经移相后再还原成模拟信号。 数字移相主要有两种形式：一种是先将正弦波信号数字化，并形成一张数据表存入ROM芯片中，此后可通过两片DA转换芯片在单片机的控
16、制下连续地循环输出该数据表，就可获得两路正弦波信号，当两片DA转换芯片所获得的数据序列完全相同时，则转换所得到的两路正弦波信号无相位差，称为同相。当两片DA转换芯片所获得的数据序列不同时，则转换所得到的两路正弦波信号就存在着相位差。相位差的值与数据表中数据的总个数及数据地址的偏移量有关。这种处理方式的实质是将数据地址的偏移量映射为信号间的相位值。另一种是先将参考信号整形为方波信号，并以此信号为基准，延时产生另一个同频的方波信号，再通过波形变换电路将方波信号还原成正弦波信号。以延时的长短来决定两信号间的相位值。这种处理方式的实质是将延时的时间映射为信号间的相位值。 D/A转换存 储 器显 示单片
17、机倍频电路A/D转换键 盘输出波形输入fi系统原理方框图4.系统硬件电路设计: 本设计的硬件电路主要由输入信号倍频电路,AT89C51单片机,A/D转换器,D/A转换器,6264存储器以及键盘/显示电路等这几部分电路构成.下面详细介绍一下各部分电路.4.1 AT89C51单片机的简介该系列单片机是采用高性能的静态80C51设计。由先进CMOS工艺制造并带有非易失性Flash程序存储器。全部支持12时钟和6时钟操作。P89C51X2和P89C52X2/54X2/58X2分别包含128字节和256字节RAM、32条I/O口线、3个16位定时/计数器、6输入4优先级嵌套中断结构、1个串行I/O口（可
18、用于多机通信、I/O扩展或全双工UART）以及片内振荡器和时钟电路。此外，由于器件采用了静态设计，可提供很宽的操作频率范围（频率可降至0）。可实现两个由软件选择的节电模式空闲模式和掉电模式。空闲模式冻结CPU，但RAM、定时器、串口和中断系统仍然工作。掉电模式保存RAM的内容，但是冻结振荡器，导致所有其它的片内功能停止工作。由于设计是静态的，时钟可停止而不会丢失用户数据。运行可从时钟停止处恢复。主要特性：（1）80C51核心处理单元4k字节FLASH（89C51X2）8k字节FLASH（89C52X2）16k字节FLASH（89C54X2）32k字节FLASH（89C58X2）128字节RAM
19、（89C51X2）256字节RAM（89C52X2/54X2/58X2）布尔处理器全静态操作（2）12时钟操作，可选6个时钟（通过软件或并行编程器）（3）存储器寻址范围64K字节ROM和64K字节RAM（4）电源控制模式有三种，分别为时钟可停止和恢复、空闲模式和掉电模式（5）两个工作频率范围：6时钟模式时为0到20MHz；12时钟模式时为0到33MHz（6）LQFP，PLCC或DIP封装（7）扩展温度范围（8）双数据指针（9）3个加密位（10）4个中断优先级（11）6个中断源（12）4个8位I/O口（13）全双工增强型UART；帧数据错误检测；自动地址识别（14）3个16位定时/计数器T0，T
20、1（标准80C51）和增加的T2（捕获和比较）（15）可编程时钟输出（16）异步端口复位（17）低EMI (禁止ALE以及6时钟模式)（18）掉电模式可通过外部中断唤醒编号含义各管脚功能描述注：为了避免上电时的“latch-up”效应，任意管脚（Vpp除外）上的电压任何时候都不能高于Vcc+0.5V，低于Vss-0.5V。4.2输入信号倍频电路:输入信号的倍频电路主要由两部分构成分别是锁相电路和分频电路.锁相电路是由三个锁相环CC4046相互连接构成,分频电路是由三个可逆的双时钟的4位BCD计数器40192构成.锁相电路起到锁存住输入信号Fi经过分频电路后的信号,然后输出信号Fo.计数器401
21、92做分频器用,实现720分频,其中第一个计数器40192实现9分频,第二个计数器40192实现8分频,第三个计数器实现10分频.倍频电路中锁相环的输入信号是经过电压比较电路将工频信号变换成的方波信号.当分频器的输出信号(第三个计数器40192的引脚5的输出信号)与第三个锁相环CC4046的引脚14的输入信号Fi相一致时,锁相环CC4046芯片锁存输出的信号频率为Fo.第一个锁相环CC4046的引脚14接输入信号Fi,从引脚4输出的信号接第二个锁相环CC4046的引脚14 ,它的引脚4输出的信号接第三个锁相环的引脚14 ,它的引脚4的输出信号为Fo.假如输入信号频率Fi=50Hz时,则输出频率
22、Fo=36KHz.具体的倍频电路如下图所示: 输入信号倍频电路该倍频信号的波形如下图所示,其主要有两方面的用途,一是控制A/D转换的采样点数以及采样的时间间隔(即一个周期采样720个点).二是控制D/A输出数据的时间间隔,从而达到输入信号频率与输出信号频率相一致的目的.信号周期比较器输出720倍频信号倍频信号波形图4.2.1锁相环的工作原理 锁相环是一个相位误差控制系统,它比较输入信号和压控震荡器输出的信号之间的相位差,从而产生误差控制电压来调整压控振荡器的频率,以达到输出信号与输入信号同频,而Uvoc(t)Uc(t)Ud(t)Ui(t)压 控振 荡 器环 路滤 波 器鉴 相 器保持一个稳态相
23、位差.它的基本组成方框图如下:锁相环组成框图 锁相环包括三个基本部件:鉴相器(PD),环路滤波器(LF)和压控振荡器(VCO).下面简单说明它们的作用. 鉴相器:是相位比较装置,它把输入信号Ui(t)和压控振荡器的输出信号Uvco(t)进行相位比较,产生误差电压Ud(t).鉴相器完成了相位差电压变换的作用.其输出误差电压是瞬时相位差的函数,即Ud（t）=f.此式所表示的是鉴相器的鉴相特征。在不同的运用条件下，鉴相器可以有不同的的鉴相特性。在模拟中用的较多的是正弦形鉴相特性，即Ud(t)=Ud式中为两信号的相位差。环路滤波器：环路滤波器的作用滤除误差电压Ud(t)中的高频成分和噪声，以保证所要求
24、的性能，提高系统的稳定性。环路滤波器的特性为：Uc(t)=KfF(S).Ud(t)压控振荡器：压控振荡器受控制电压Uc(t)的控制，使压控振荡器的频率向输入信号的频率靠拢，也就是使差拍频率越来越小，知道消除频差而锁定。压控振荡器的特性为： 也可以变成为： 根据环路三个基本部分的特性可得到环路的基本方程为：或者 S 式中Kh=UdK1Kf当环路进入锁定状态后，压控振荡器的输出信号与环路的输入信号之间有一个稳态相位差而无频差。锁相环的种类有很多，但工作原理基本相同，本设计是应用CMOS CC4046锁相环是低频数字锁相环，其工作原理及组成下面将详细介绍。根据锁相环CC4046的原理方框图可知，在这
25、个集成单片中，内含两个相位比较器，其中PC1是异或门比较器；PC2是边沿触发式数字相位比较器；还有一个压控振荡器VCO；一个前置放大器A1；一个低通滤波器；输出缓冲放大器A2和一个内部5V基准稳压电源V2。各引脚的作用说明如下：引脚16接正电源电压VDD；引脚8接负电源VSS，在用一组电源时接地；引脚6和引脚7用来接振荡电容C；引脚11外接电阻R1，R1，R2和C决定VCO的自由振荡频率f0；引脚5为VCO的禁止端INH，当INH=“1”（即为VDD电平）时，VCO 停止振荡，当INH=0（即为VSS电平），VCO振荡；引脚4为VCO 的输出；引脚3为比较输入端；引脚14为信号输入端；引脚2和
26、引脚13分别为相应比较器PC1和PC2的输出端，通过它们可外接低通滤波器，低通滤波器的输出经引脚9送入VCO的控制端，引脚10是低通滤波器输出的缓冲放大输出端，用来检测控制电压Vd；引脚1是PC2的锁定指示输出，当引脚1输出逻辑“1”时，电路输入锁定指示输出，反之指示失锁；引脚15是内设5V基准电压输出端，使用时要外接内部稳压管的偏置电阻R2，可以是VCO 的频率得到补偿。VCO的输出端既可以直接与相位比较器连接，也可以通过分频器连接到相位比较器的输入端。两个相位比较器可按不同的状态选择使用。异或门比较器在使用时要求两个作比较用的信号必须是占空比为50%的波形，如果两个不满足50%的占空比就要
27、使用边沿触发式相位比较器。其捕捉范围与低通滤波器的RC数值无关。两个相位比较器具有公共输入端，但它们的输出端是独立的，以便选择使用。CC4046逻辑框图4.2.2频率合成器的原理：锁相环最重要的应用是频率合成。所谓频率合成，是用任意指定的基准频率（例如晶振产生的高稳定频率基准）经过一些功能电路的作用，产生一系列我们所需要的稳定度与基准频率相当的其他频率信号。f2fif1VCON分频低通滤波相位比较器M分频晶振利用锁相实现频率合成的原理框图如下：输入信号频率fi，经固定分频（M分频）后得到基准频率f1，把它输入到相位比较器的一端。VCO输出信号经可预制分频器（N分频）后输入到相位比较器的另一端，
28、这两个信号进行相位比较，当锁相环路锁定后得到 ， 当N变化时，输出信号频率响应跟随输入信号频率变化。 本设计的倍频电路即是低频频率合成器。它是由基准频率产生，锁相环及分频器（N分频）三部分组成。基准频率f1经CC4046的14引脚送至相位比较器2，然后从VCO（4端）输出f2。在VCO的输出端4引脚与相位比较器的输入端3引脚之间插接一个分频器（N分频），就起到倍频作用，即f2=Nf1。此时N=720，若基准频率f1为1kHz，则f2=720*1kHz=720kHz.本设计中的N分频是用4位双时钟BCD计数器40192连接而成的，实现720倍的分频。分频电路由3个4位双时钟BCD计数器40192
29、组成，第一个计数器实现9倍的分频，第二个计数器实现8倍的分频，第三个计数器实现10倍的分频，具体连接方式如上图所示。芯片40192是可预置4位BCD十进制同步可逆计数器，双时钟带清除。其功能表如下： CLK.UPCLK.DOWNPE R 工作方式 HH L加计数 HH L不计数 H H L减计数 H H L不计数 X XL L预置数 X XX H 清除 4.3 单片机系统主电路 本电路主要由单片机AT89C51、键盘/显示电路、模数转换器AD574A、数模转换器DAC0832、存储器6264等构成。键盘电路主要用来实现移相的具体数值（度）的设置，功能包括复位键、设置键、运行键、停止键和数字键（
30、“”、“”）等六个键，它们直接与单片机AT89C51的P1口相连，实现串行通信。键盘最多可置720个0（720*0.5度=360度），因此可达到0到360度的相移。根据任意设定的相位数值，把相位及数据存储到队列中的相应位置置0。显示电路用四位共阳数码管实现，其最低位为小数位，其余三位为整数位，可显示范围为0.5到360度。存储器6264实现片外RAM的扩展，通过八D锁存器74LS373与单片机AT89C51相连，实现1KB的扩展。模数转换器AD574A、数模转换器DAC0832分别采用双极性接法输入电路和DAC双极性接法输出电路。 A/D实现对波形数据(幅度)的采集、转换。A/D每采集到一个点
31、，就存入存储器的队列中。同样的，D/A借助单片机先从队列中读入一个数据，再由倍频信号来控制D/A输出数据的时间间隔，D/A的第一个周期输出从“输出1”口输出，以后则从“输出2”口输出，对采集的720个数据循环输出，因此达到了移相的目的。（如下图所示）另外，因DAC0832模/数芯片输出的波形存在毛刺，那么就必须进行滤波，通过实验，在其输出端加一个1000P的电容，就可以使这些毛刺基本消失，从而得到较平滑的波形。输出1 004H 003H 002H 001H 000HDDDDD0 00 0 0 采集数据 一个周期,720个采用数据 移相度数:一个0表示0.5度 输出2相位及数据存储对列4.3.1
32、数据采集模块AD574AAD574A是美国AD公司生产的12位逐次逼近型A/D转换器，转换时间为25，AD574A片内配有三态输出缓冲电路，因而可直接与典型的8位或16位微处理器接口，且能与CMOS及TTL电平兼容。由于AD574A片内包含高精度的参考电压源和时钟电路，从而使该芯片在不需要任何外加电路和时钟信号的情况下完成A/D转换，应用非常方便。AD574A的性能及参数如下：（1）逐次逼近型ADC，可选择工作于12位，也可以工作于8位。转换后的数据有两种读出方式：12位一次读出；8位、4位两次读出。（2）具有可控三态输出缓冲器，数字逻辑输入输出电平为TTL电平。（3）非线性误差：AD574A
33、J为AD574AK为。（4）转换时间：最大转换时间为25（属于中档速度）（5）输入模拟信号可以是单极性的，也可以是双极性的。单极性时，输入信号范围为0到和0到，从不同引脚输入。双极性输入时，信号范围为0到和0到，从不同引脚输入。（6）输入码制：单极性输入时，输出数字量为原码；双极性输入时，输出为偏移二进制码。（7）具有+10.000V的高精度内部基准电压源，只需外接一只适当阻值的电阻，变可向DAC部分的解码网络提供参考输入。内部具有时钟产生电路，不需外部接线。（8）需三组电源：+5V、VCC（+12-+15V）、VEE（-12- -15V）。由于转换精度高，所提供电源必须有良好的稳定性，并进行
34、充分的滤波，以防止高频噪声的干扰。（9）低功耗：典型功耗为390mWAD574A引脚功能说明如下：CS：片选信号，当CS=0时，AD574A被选中，否则AD574A不进行任何操作。CE：芯片允许信号，当CE=1时，允许读取结果，到底是转换还是读取结果与R/C有关。只有CS和CE同时有效，AD574A才能工 作。RC：读出或转换控制信号，用于控制ADC574A是转换还是读取结果。当R/C为低电 平时，启动AD转换；当R/C为高电平时，将转换结果读出。128：数据输出方式控制信号。当此引脚输入为高电平时，12位数据并行输出；当此引脚为低电平时，与引脚A0配合，把12位数据分两次输出。见下表格，应当
35、注意，此引脚不与TTL兼容，若要此引脚为高电平，则应接引脚1；若此引脚为低电平，应接引脚15。 A0：字节选择控制信号。此引脚有两个功能，一个功能是决定方式是12位还是8位。若A0=0，进行全12位转换，转换时间为25；若A0=1，仅进行8位转换，转换时间为16。另一个功能是决定输出数据是高8位还是低4位。若A0=0，高8位数据有效；若A0=1，低4位数据有效，中间4位为“0”，高4位为高阻状态。因此，低4位数据读出时，应遵循左对齐原则（即：高8位+低4位+中间4位的0000）。 AD574A为28脚双列直插式封装，引脚如图1324所示。 图1324AD574A引脚图以上几个信号组合完成的功能
36、如表133所示。 表133AD574A各控制输入脚功能CEA0功能100x012位转换100x18位转换101接+5V（脚1）x12位并行输出101接地（脚15）0高8位输出101接地（脚15）1低4位输出（高4位为0）REFOUT：+10 V基准电压输出，最大输出电流为15 mA。REFIN：基准电压输入。只有由此脚把从“REFOUT”脚输出的基准电压引入到AD574A内部的12位DAC（AD565），才能进行正常的A/D转换。BIPOFFSET：双极性偏移以及零点调整。该引脚接0 V，单极性输入；接+10 V，双极性输 入。10 Vin： 10 V量程模拟信号输入端，对单极性信号输入为0+
37、10 V模拟信号输入端，对双极性信号输入为-5 V+5 V模拟信号输入端。20 Vin： 20 V量程模拟信号输入端，对单极性信号输入为020 V模拟信号输入端，对双极性信号输入为-10 V10 V模拟信号输入端。DB11DB0：12位数据输出线。DB11为最高位，DB0为最低位，它们可由控制逻辑决定是输出数据还是对外呈高阻态。STS：状态信号。STS=1表示正在进行A/D转换，STS=0表示转换已经完成。AD574A通过外部适当连接可以实现单极性模拟信号输入，也可实现双极性模拟信号输入。这两种情况的连线如图1325所示。图1325AD574A的输入连线如图所示，输入信号均以模拟地AGND为基
38、准。模拟输入信号的一端必须与AG相连，并且接点应尽量靠近AGND引脚，接线应尽可能短。片内10V基准电压输出引脚REFOUT通过电位器R2与片内DAC（AD565）的基准电压输入引脚REFIN相连，以供给DAC基准电流。电位器R2用于微调基准电流，从而微调增益。电位器R1用于调整双极性输入电路的零点。基准电压输出REFOUT也是以AGND为基准。通过常数字地DGND与模拟地连在一起。所用电位器（调增益和调零点用）均应采用低温度系数电位器。本设计AD574A是采用了双极性输入的接线方法。4.3.2数据输出模块DAC0832DAC0832是美国数据公司的8位D/A转化器，其片内带输入数据寄存器，故
39、可以直接与单片机接口。DAC0832以电流形式输出，输出电流稳定时间为1s，功耗为20mW。当需要转换为电压输出时，可外接运算放大器。 其主要特性：分辨率8位；电流建立时间为1s；数据输入可采用双缓冲、单缓冲或直通方式；输出电流线性度可在满量程下调节；逻辑电平输入与TTL电平兼容；单一电源供电；功耗较低。DAC0832由一个8位输入锁存器、一个8位DAC寄存器和一个8位D/A转换器及逻辑控制电路组成。输入数据锁存器和DAC寄存器构成了两级缓存，可以实现多通道同步转换输出。其引脚说明如下： D0D7：数据量数据输入引脚，TTL电平。ILE：数据锁存允许控制信号引脚，输入高电平有效。输入锁存器的信
40、号LE1由ILE、CS、WR1的逻辑组合产生。当ILE为高电平时，CS为低电平，WR1输入负脉冲时，LE1信号为正脉冲。LE1为高电平时，输入锁存器的状态随着数据输入线的状态变化，LE1的负跳变将数据线上的信息锁入输入锁存器。CS：片选信号引脚，输入低电平有效。与ILE相配合，可对写信号WR1是否有效起到控制作用。WR1：写信号1引脚，输入低电平有效。当WR1、CS、ILE均为有效时，可将数据写入输入锁存器。XFER：数据传输控制信号输入引脚，输入低电平有效。当XEFR为低电平时，WR2输入负脉冲时，则在LE2产生正脉冲。LE2为高电平时，DAC寄存器的输出和输入锁存器状态一致，LE2的负跳变
41、将输入锁存器的内容锁入DAC寄存器。 WR2：写信号2引脚，输入低电平有效。当有效时，在传送控制信号XEFR的作用下，可将锁存在输入锁存器的8位数据送到DAC寄存器。 IOUT1：电流输出线，当DAC寄存器为全1时电流最大。 IOUT2：电流输出线，其值与IOUT1之和为一常数。IOUT1、 IOUT2随寄存器的内容线性变化。 Rfb：内部反馈信号输入引脚，调整Rfb端外接电阻值可以调整转换满量程精度。Vcc：电源输入引脚，为5V15范围。VREF：基准电压输入引脚，范围为：10V10V。AGND：模拟信号地。DGND：数字信号地。DAC0832有三种工作方式，分别是单缓冲、双缓冲及直通工作方
42、式。本设计采用的是单缓冲方式接口。即是输入锁存器和DAC寄存器相应的控制信号引脚分别连接在一起，使数据直接写入DAC寄存器，立即进行D/A转换（这种情况下，输入锁存器不起锁存作用）。此方式适合于只有一路模拟量输出，或有几路模拟量输出但并不要求同步的系统。4.3.3存储器模块6264 本设计应用存储器6264对单片机AT89C51的外部RAM进行扩展。但是，存储器与单片机并不是直接相连的，而是通过集成8D锁存器74LS373和单片机相连的。那么，先介绍一下集成8D锁存器74LS373。一、74LS373的简介集成8D锁存器74LS373的功能表如表2.5。具有8个单独输入端的锁存器，3态驱动总线
43、输出。当允许端（G）是高电平时，锁存器输出将随数据（D）输入端变化；当允许端为低电平时，输出端将被锁存在已经建立起的数据电平上。选通输出控制端可使8个输出端与锁存器的Q端相同。输出控制允许输出GDLHHHLHLLLLXQ0HXXZ表2.5 74LS373集成8D锁存器功能表 二、存储器6264的简介6264是一种8K8的静态存储器，其内部组成如图25（a）所示，主要包括512128的存储器矩阵、行列地址译码器以及数据输入输出控制逻辑电路。地址线13位，其中A12A3用于行地址译码，A2A0和A10用于列地址译码。在存储器读周期，选中单元的8位数据经列I/O控制电路输出；在存储器写周期，外部8位
44、数据经输入数据控制电路和列IO控制电路，写入到所选中的单元中。6264有28个引脚，如图25（b）所示，采用双列直插式结构，使用单一5 V电源。其引脚功能如下：6264是一种8K8的静态存储器，其内部组成如图25（a）所示，主要包括512128的存储器矩阵、行列地址译码器以及数据输入输出控制逻辑电路。地址线13位，其中A12A3用于行地址译码，A2A0和A10用于列地址译码。在存储器读周期，选中单元的8位数据经列I/O控制电路输出；在存储器写周期，外部8位数据经输入数据控制电路和列IO控制电路，写入到所选中的单元中。6264有28个引脚，如图25（b）所示，采用双列直插式结构，使用单一5 V电源。其引脚功能如下： A12A0：地址线，输入，寻址范围为8K。 D7D0：数据线，8位，三态双向传送数据。 CE：片选信号输入线，低电平有效。 ：写允许信号输入线，低电平有效，读操作时要求其无效。 ：读允许信号输入线，低电平有效，即选中单元输出允许。 VCC：十5V电源。 GND：地。 NC表示引脚未用。 6264的工作方式如表22所示。 4.3.4 显示电路 显示器是单片机应用系统常用的设备，包括LED、LCD等。LED显示器的若干个发光二极管组成，当发光