《第六章-数字数据通信技术.ppt》由会员分享，可在线阅读，更多相关《第六章-数字数据通信技术.ppt（31页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、数据与计算机通信数据与计算机通信 第六章第六章: :数字数据通信技术数字数据通信技术第一页，编辑于星期五：十八点 五十三分。异步和同步传输第二页，编辑于星期五：十八点 五十三分。并行传输第三页，编辑于星期五：十八点 五十三分。串行传输第四页，编辑于星期五：十八点 五十三分。异步与同步传输异步与同步传输z接收器根据接收比特的到达时间及持续时间进行采样。z时序问题：希望有一个机制能保证发送器与接收器之间的同步z两种方式y异步y同步第五页，编辑于星期五：十八点 五十三分。异步z避免传输无中断的长比特流z数据的传输是一次一个字符，字符长度58比特不等z在每个字符内保持时序正确z在每个新字符开始时，接收
2、器可重新取得同步z空闲状态 = 1z起始比特 = 0z数据位 = 58 个比特, 从最低有效位开始传输z校验比特: 奇数或者偶数z停止元素: 1 ，长度= 1、1.5或2 比特z如果时序错误，会发生比特或帧差错第六页，编辑于星期五：十八点 五十三分。异步传输异步传输 ( (示意图示意图) )第七页，编辑于星期五：十八点 五十三分。异步传输异步传输 性能性能z 如果发送的是稳定的字符流，那么两个字符之间的间隔是统一的，等于停止元素的宽度。y 在空闲状态，接收器等待从1到0的跳变y 在下一个数据间隔采样 (字符长度为7)，采样7次y 在下一个间隔采样奇偶校验位y 在下一个间隔采样停止位(停止元素)
3、y 然后等待下一个1到0的跳变，以进行下一个字符的传输z 简单、便宜z 每个字符需要23个比特的额外开销 (约20%)z 利于传输时间间隙大的数据(键盘)第八页，编辑于星期五：十八点 五十三分。同步同步 比特级比特级z比特块的传输没有起始比特和停止比特z比特块可能很长z时钟必须达到同步z可以使用一条独立的时钟线路y短距离传输表现良好y长距离传输会受到损伤（时钟信号）z将时钟信息嵌入到数据信号中y 数字信号 曼彻斯特编码y 模拟信号 载波频率第九页，编辑于星期五：十八点 五十三分。同步同步 数据块级数据块级z让接收器能够判断数据块的开始和结束z使用前同步码、控制信息和后同步码z帧 = 实际数据+
4、前同步码+后同步码+控制信息z同步传输比异步传输更有效（更低的额外开销）yHDLC 包含 48 比特的额外开销y1000个字符的数据块y% 额外开销 = 48 / (1000 * 8 + 48) * 100% = 0.6%第十页，编辑于星期五：十八点 五十三分。同步帧格式同步帧格式第十一页，编辑于星期五：十八点 五十三分。差错类型z电磁信号易受来自各种噪声干扰z单比特差错: 0 1 or 1 0z突发性差错: 多个比特发生改变第十二页，编辑于星期五：十八点 五十三分。单比特差错z数据单元中只有一个比特发生改变第十三页，编辑于星期五：十八点 五十三分。突发性差错z两个或更多的比特发生改变z突发差
5、错未必连续的比特出错z最有可能在串行传输中发生z影响的比特数与数据率与噪声持续时间有关第十四页，编辑于星期五：十八点 五十三分。差错检测过程第十五页，编辑于星期五：十八点 五十三分。冗余z增加额外比特,以便在接收端进行错误检测第十六页，编辑于星期五：十八点 五十三分。检测方法z四种冗余校验zVRC,LRC和CRC: 在数据链路层使用z校验和:上层使用第十七页，编辑于星期五：十八点 五十三分。垂直冗余校验(VRC)Vertical Redundancy Checkz通常称为奇偶校验(parity check)z每个数据单元增加一个校验位z偶校验或奇校验第十八页，编辑于星期五：十八点 五十三分。V
6、RC性能z可以检测所有的单比特错误z假设使用偶校验y如果每个数据单元中有奇数个比特发生差错，它可以用来检测突发性差错y如果偶数个比特发生差错，那么就无法检测第十九页，编辑于星期五：十八点 五十三分。纵向冗余校验(LRC)Longitudinal Redundancy Checkz把比特块分成若干行，并向块中增加一个冗余行第二十页，编辑于星期五：十八点 五十三分。LRC性能z增加了检测突发差错的可能性zN个比特位的LRC校验:y容易检测出N个比特位突发性差错y增加了检测出超过N比特突发差错可能性z一种错误隐蔽的模式y一个数据单元的两个比特损坏y另一个数据单元相同位置两个比特也损坏y1111000
7、0 11000011 01110001 01000010第二十一页，编辑于星期五：十八点 五十三分。循环冗余校验(CRC)z给定一个k比特的数据块（报文），发送器生成一个(n-k)比特的帧检验序列(Frame Check Sequence，FCS) z发送n比特帧，这个帧可以被一些预先设定的数值整除z接收器用同样的数值对接收到的帧进行除法运算y如果没有余数，则认为没有差错y数学证明如下第二十二页，编辑于星期五：十八点 五十三分。循环冗余校验(CRC)zT = 要发送的n比特帧D = k比特数据块，或报文F = (n-k)比特帧检验序列(FCS)P = (n-k+1)比特的特定比特序列,预定的除
8、数我们希望T/P没有余数zT = 2n-kD + Fz2n-kD/P=Q+R/PzT = 2n-kD + F = 2n-kD + R, R:FCS T/P = (2n-kD + R)/P=Q+R/P+R/P=Qz为找到F = R, 我们进行 2n-kD P的除法运算， 然后取余数（模2除法）第二十三页，编辑于星期五：十八点 五十三分。循环冗余校验(CRC)-例子z 报文D=1010001101(10 位) 预定比特序列P=110101(6 位)z 帧检验序列R=?(5 位) z 因此n=15,k=10，那么(n-k)=52n-kDP=1010001101x 25可得：Q(quotient)=1
9、101010110，R=FCS=01110接收方收到帧T后，计算T/P，如果余数R=0，没有错误，否则有差错传输帧=T=2n-k第二十四页，编辑于星期五：十八点 五十三分。校验和z在更高层使用的差错检测方法z数据单元被分成段z所有的段相加，然后取反，得到校验和第二十五页，编辑于星期五：十八点 五十三分。校验和性能z无差错举例 段110101001段200111001 10101001 00111001 10101001 00111001 和 11100010 校验和 00011101 10101001 00111001 00011101第二十六页，编辑于星期五：十八点 五十三分。z 接收方 1
10、0101001 00111001 00011101 10101001 00111001 00011101 和 11111111 取反 00000000z 突发性错误 段1 10101111 段2 11111001 校验和 00011101 和 11000110 取反 00111001校验和性能第二十七页，编辑于星期五：十八点 五十三分。z如果一个段中某位反转，且另一个段中相应位置的比特也反转，则错误不可见段110111101段200101001校验和00011001-和11111111 错误不可检测校验和性能第二十八页，编辑于星期五：十八点 五十三分。线路配置线路配置z拓扑结构y传输媒体上各站
11、点的物理排列形式y点对点y多点拓扑结构x一台计算机和一组终端，如局域网z半双工y一次只允许一个站点传输y需要一条传输路径z全双工y两个站点彼此之间可以同时发送和接收数据y需要两条独立的传输路径第二十九页，编辑于星期五：十八点 五十三分。传统配置传统配置第三十页，编辑于星期五：十八点 五十三分。全双工、半双工传输全双工、半双工传输z数字信号传输y需要导向媒体y半双工：一条传输路径y全双工：两条独立传输路径（如：两对双绞线）z模拟信号传输无线传输y如果站点发送、接收使用同一频率（半双工）y如果站点发送、接收使用不同频率（全双工）z模拟信号传输有线传输y如果同一频率，两条独立线路（全双工）y如果两个频率，一条独立线路（全双工）第三十一页，编辑于星期五：十八点 五十三分。