《数字电路实验报告(共21页).doc》由会员分享，可在线阅读，更多相关《数字电路实验报告(共21页).doc（21页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、精选优质文档-倾情为你奉上学校： 武 汉 大 学学院： 电 气 工 程 学 院数字电路技术基础实验报告实验一 组合逻辑电路分析一、参考元件1、74LS00（四2输入与非门）2、74LS20（双4输入与非门）二、实验内容1、组合逻辑电路分析图1.1 组合逻辑电路分析电路图说明：ABCD按逻辑开关“1”表示高电平，“0”表示低电平；逻辑指示灯：灯亮表示“1”，灯不亮表示“0”。实验表格记录如下：实验真值表ABCDX100000000100010000111010000101001100011111000010010101001011111001110111110111111表1.1 组合逻辑电路分
2、析真值表实验分析：由实验逻辑电路图可知：输出X1=AB+CD ，同样，由真值表也能推出此方程，说明此逻辑电路具有与或功能。2、密码锁问题：密码锁的开锁条件是：拨对密码，钥匙插入锁眼将电源接通，当两个条件同时满足时，开锁信号为“1”，将锁打开；否则，报警信号为“1”，则接通警铃。试分析下图中密码锁的密码ABCD是什么？图1.2 密码锁电路分析实验真值表记录如下：实验真值表ABCDX1X2000001000101001001001101010001010101011001011101100001100110101001101101110001110101111001111101表1.2 密码锁电路
3、分析真值表实验分析：由真值表（表1.2）可知：当ABCD为1001时，灯X1亮，灯X2灭；其他情况下，灯X1灭，灯X2亮。由此可见，该密码锁的密码ABCD为1001.因而，可以得到：X1=，X2=。实验二 组合逻辑实验（一）半加器和全加器一、实验目的熟悉用门电路设计组合电路的原理和方法步骤。二、预习内容1、复习用门电路设计组合逻辑电路的原理和方法步骤。2、复习二进制数的运算用“与非”门设计半加器的逻辑图完成用“异或”门、“与或非”门、“与非”门设计全加器的逻辑图完成用“异或”门设计三变量判奇电路的原理图三、参考元件1、74LS283（集成超前4位进位加法器）2、74LS00（四2输入与非门）3
4、、74LS51（双与或非门）4、74LS136（四2输入异或门）四、实验内容1、用与非门组成半加器由理论课知识可知：=根据上式，设计如下电路图：图2.1与非门设计半加器电路图得到如下实验结果：被加数0101加数0011和0110新进位0001表2.1 半加器实验结果记录表格2、用异或门、与或非门、与非门组成全加器由理论课知识可知：=根据上式，设计如下电路：图2.2 用异或门、与或非门、与非门设计的全加器实验数据表格所得如下：被加数01010101加数00110011前级进位00001111和01101001新进位00010111表2.2 全加器实验数据表格3、用异或门设计3变量判奇电路，要求变
5、量中1的个数为奇数时，输出为1，否则为0.根据题目要求可知：输出L=则可以设计出如下电路：图2.3 用异或门设计的3变量判奇电路根据上图，可以得到如下实验数据表格：输入A00001111输入B00110011输入C01010101输出L01101001表2.3 判奇电路实验数据表格4、用“74LS283”全加器逻辑功能测试图2.4 元件74LS283利用74LS283进行如下表格中的测试：被加数01111001加数00010111前级进位0或10或1和1000或10010000或0001新进位0或01或1表2.4 “74LS283”全加器功能测试表格实验三 组合逻辑实验（三）数据选择器和译码器
6、的应用一、实验目的熟悉数据选择器和数据分配器的逻辑功能和掌握其使用方法。二、预习内容1、了解所用元器件的逻辑功能和管脚排列2、复习有关数据选择器和译码器的内容3、用八选一数据选择器产生逻辑函数和4、用3线-8线译码器和与非门构成一个全加器三、参考元件1、数据选择器74LS1512、38线译码器74LS138四、实验内容1、数据选择器的使用：当使能端EN=0时，Y是、和输入数据的与或函数，其表达式为：（表达式1）式中是、构成的最小项，显然当=1时，其对应的最小项在与或表达式中出现。当=0时，对应的最小项就不出现。利用这一点，不难实现组合逻辑电路。将数据选择器的地址信号、作为函数的输入变量，数据输
7、入作为控制信号，控制各个最小项在输出逻辑函数中是否出现，使能端EN始终保持低电平，这样，八选一的数据选择器就成为一个三变量的函数产生器。用八选一的数据选择器74LS151产生逻辑函数将上式写成如下形式：该式符合表达式1的标准形式，显然、都应该等于1，而式中没有出现的最小项、，它们的控制信号、都应该等于0，由此可画出该逻辑函数产生器的逻辑图：图3.1 逻辑电路图经过实验验证，得到如下真值表：ABCL00000011010001111000101011011111表3.1 真值表由实验所得真值表可知：此逻辑电路能实现逻辑表达式 的功能用八选一的数据选择器74LS151产生逻辑函数，根据上述原理自行
8、设计逻辑图，并验证实际结果。=由以上最小项形式可以设计如下逻辑电路图：图3.2 逻辑电路图实验测的真值表如下：ABCL00000011010201101001101011001111表3.2 真值表2、3-8线译码器的应用用3-8线译码器74LS 138和与非门构成一个全加器，写出逻辑表达式并设计逻辑电路图。验证实际结果。全加器的和与新进位的表达式如下：=做出如下逻辑电路图：图3.3 74LS138做成的全加器逻辑电路图通过实验得到如下真值表：AiBiCi-1SiCi0000000110010100110110010101011100111111表3.3 全加器真值表通过真值表中的数据可以看出
9、，按照图3.3的逻辑电路可以做成全加器。3.扩展内容用一片74LS151构成四变量的判奇电路。 画出如下电路图：图3.4 74LS151做成的判奇电路通过实验得到如下真值表：ABCDL00000000110010100110010010101001100011111000110010101001011111000110111110111110表3.4 判奇电路真值表实验四 触发器和计数器一、实验目的1、熟悉JK触发器的基本逻辑功能和原理2、了解二进制计数器工作原理3、设计并验证十进制、六进制计数器二、预习内容1、复习有关RS触发器，JK触发器，D触发器的内容2、预习有关计数器的工作原理3、用J
10、K触发器组成三精制计数器，设计电路图4、用74LS163和与非门组成四维二进制计数器，十进制计数器，六进制计数器，设计电路图三、参考元件1、74LS00四反相器2、74LS107双JK触发器3、74LS74双D触发器4、74LS63可预置四位二进制计数器（同步清零）四、实验内容1、RS触发器逻辑功能测试用一块74LS00与非门构成RS触发器，用万用表测量Q及的电位，并记录于下表中图4.1 RS触发器电路图实验记录表格如下：RSQQ触发器电位0101低电位1010高电位11QQ保持0011不确定表4.1 RS触发器实验功能表2、六进制计数器图4.2 六进制计数器3、十进制计数器图4.3 十进制计
11、数器4、六十进制计数器图4.4 六十进制计数器实验五 数字电路综合实验一、实验目的1、学会计数器、译码器、显示器等器件的使用方法2、学会用它们组成具有计数、译码、显示等功能的综合电路，并了解他们的工作原理。二、预习内容1、复习有关计数器、译码器、寄存器、显示器的内容2、熟悉有关元器件的管脚排列3、设计十进制计数译码显示电路。三、参考元件译码器74LS248、计数器74LS169、共阴极七段显示器四、实验内容1、按自行设计电路图接线图5.1 十进制的加计数电路2、合上电源。当计数器预置初始状态“0000”后，将“置数”改为“1”态，由CP输入1Hz的连续方波。检查输入脉冲数与显示器上显示的十进制
12、数字是否相符。五、实验分析分析实验结果，讨论：利用上述方法，能否扩大成099的计数、译码、显示电路？计数器的进位如何实现？答：可以扩大成100进制的计数、译码显示电路，利用两块计数器、两块译码器和两个显示器，组合后就能有以上功能。可以设计成如下电路：图5.2 100进制电路图实验六 555集成定时器一、实验目的熟悉与使用555集成定时器二、预习内容复习有关555集成定时器的内容和常用电路三、参考元件555集成定时器四、实验内容1、555单稳电路按图接线，组成一个单稳触发器。测量输出端（3端），控制端（5端）的电位并与理论值比较。用示波器观察输出波形以及输出电压的脉宽。（脉宽）。图6.1 555
13、单稳触发器图6.2 示波器观察单稳触发器输出端的波形2、555多谐振荡器按图接线，组成一个多谐振荡器。输出矩形波的频率为：用示波器观察输出波形。图6.3 555构成的多谐振荡器图6.4 用示波器观察的多谐振荡器输出端的波形3、接触开关按图接线，构成一个接触开关。摸一下触摸线，LED亮一秒。图6.5 触摸开关逻辑电路图实验七 数字秒表一、实验目的1、了解数字计时装置的基本工作原理和简单设计方法。2、熟悉中规模集成器件和半导体显示器的使用。3、了解简单数字装置的调试方法，验证所设计的数字秒表的功能二、预习内容1、N进制计数器、译码显示电路及多谐振荡器的工作原理和设计方法2、所用器件的功能和外部引线
14、排列三、参考元件集成元件：555定时器 一片，74LS248 两片，74LS163 两片，LED 两片，74LS00两片。二极管 1N4148 一个；电位器 100k 一个；电阻、电容若干。四、设计内容及要求1、设计一个数字秒表电路，电路包含秒脉冲发生器、计数、译码、显示0059秒。2、具有消零、停止、启动功能。五、原理框图译码电路秒计数器控制电路秒信号发生器数码显示电路六、实验原理图图7.1 数电实验考试数字秒表实验原理图实验原理图各部分功能说明：1、由555定时器构成多谐振荡器是秒脉冲发生器实验过程中将电阻R1换成100k的电阻，R2换成22k的电阻，电容C1换成10uF电容。通过计算可知
15、此多谐振荡器的输出脉冲的周期为，即频率为，可以近似看作秒脉冲，实验时，脉冲周期基本接近1秒。2、由两片74LS163构成六十进制的加计数器，配合74LS248和数码管构成可视数字秒表74LS163（U2）和74LS163（U3）输入端均接低电平。在CLK有秒脉冲输入、且使能端ENP、ENT及置数端LOAD均接高电平情况下，当74LS163（U2）输出达到9时，74LS163（U2）清零，74LS163（U3）计数一次，当74LS163（U2）输出达到9且74LS163（U3）输出达到5时，74LS163（U2）和74LS163（U3）均清零，所以，这部分的功能就是实现60进制加计数（显示范围0059）。74LS248是译码器，将74LS163（U2）输出端的信号译为数码管的输入信号，驱动数码管工作。3、清零、启动、停止计数功能由开关J1和J2实现当J1接低电平，两片74LS163置数端LOAD接入低电平，则输出端置零，起到清零作用。当J2接低电平，两片74LS163使能端ENP、ENT（高电平有效）接入低电平，使能端无效，两片74LS163不工作，起到停止计数的作用。当J1和J2都接高电平，两片74LS163正常工作，起到开始计数功能。专心-专注-专业