《（高职）第12章 时序逻辑电路 ppt课件.pptx》由会员分享，可在线阅读，更多相关《（高职）第12章 时序逻辑电路 ppt课件.pptx（82页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、第12章 时序逻辑电路 低压变频器应用与维护 主讲 王兆义 高等教育出版社（第4 版） 第第 12 12 章章 时时 序序 逻逻 辑辑 电电 路路【知识学习知识学习】 12.1 RS 触发器触发器 基本触发器是时序逻辑电路的记忆单元，能够记忆一个二进制数基本触发器是时序逻辑电路的记忆单元，能够记忆一个二进制数码。由触发器可以组成短时记忆的寄存器和长期记忆的存储器，再码。由触发器可以组成短时记忆的寄存器和长期记忆的存储器，再加上组合逻辑电路，就形成了智能计算机。加上组合逻辑电路，就形成了智能计算机。 触发器是存储信息的基本单元，它有两个状态互补的输出端触发器是存储信息的基本单元，它有两个状态互补
2、的输出端Q 和和 ，且每个输出端均有两个稳态和。，且每个输出端均有两个稳态和。 处于稳定状态时，处于稳定状态时， Q 和和 总是互补的。总是互补的。 另外，在触发器电路另外，在触发器电路 中存在反馈环节。中存在反馈环节。 因此，因此，触发器任一时刻的输出状态由当时的输入信号与反馈信号（前一时触发器任一时刻的输出状态由当时的输入信号与反馈信号（前一时 刻的输出）共同决定，即具有记忆功能。刻的输出）共同决定，即具有记忆功能。 第第 12 12 章章 时时 序序 逻逻 辑辑 电电 路路12.1.1 基本基本RS触发器触发器 基本基本R S触发器是最简单最基本的触发器，通常由两个逻辑门电触发器是最简单
3、最基本的触发器，通常由两个逻辑门电路构成。路构成。 它是其他类它是其他类 型触发器的基本组成部分，还可用于数字电型触发器的基本组成部分，还可用于数字电路中作为无抖动开关使用。路中作为无抖动开关使用。 下面分别介绍由两下面分别介绍由两 个与非门构成的基个与非门构成的基本本RS触发器和由两个或非门构成的基本触发器和由两个或非门构成的基本RS触发器。触发器。 1. 与非门构成的基本与非门构成的基本RS触发器触发器 如图（如图（a）所示。为）所示。为两个与非门构成的基本两个与非门构成的基本触发器的逻辑电触发器的逻辑电路图。路图。 图（图（a）为电路）为电路图，图（图，图（b） 为其逻辑为其逻辑符号。符
4、号。 第第 12 12 章章 时时 序序 逻逻 辑辑 电电 路路 从逻辑电路图从逻辑电路图可看出，基本可看出，基本R S触发器有两个输出端触发器有两个输出端Q 和和 ，有两个输入端有两个输入端 和和 。 其中其中R和和 S上端的上端的“”号表示输入信号号表示输入信号为低电平有效，即输入信号为时，才能使触发器翻转。为低电平有效，即输入信号为时，才能使触发器翻转。 逻辑符号中，逻辑符号中，框内的框内的R、S表示触发器为表示触发器为R S触发器，框外输入触发器，框外输入端的端的“”表示输入信号为表示输入信号为 低电平有效，输出端的低电平有效，输出端的“”与反变量与反变量输出相对应。输出相对应。 若输
5、入信号为高电平有效，框外输入端就若输入信号为高电平有效，框外输入端就 用用 R 、 S表示，相应逻辑符号的输入端便没有表示，相应逻辑符号的输入端便没有“”。SQR 第第 12 12 章章 时时 序序 逻逻 辑辑 电电 路路2. RS触发器工作原理触发器工作原理 第第 12 12 章章 时时 序序 逻逻 辑辑 电电 路路基本触发器的逻辑功能可概述如下：基本触发器的逻辑功能可概述如下： 当输入端信号同时有效时，触发器状态不定；当输入端信号同时当输入端信号同时有效时，触发器状态不定；当输入端信号同时无效时，触发器保持原态；当输入端无效时，触发器保持原态；当输入端 信号有效时，触发器置，信号有效时，触
6、发器置， 称为置端；当输入端称为置端；当输入端 信号有效时，触发器置信号有效时，触发器置 ， 称为置端。称为置端。RSRS 第第 12 12 章章 时时 序序 逻逻 辑辑 电电 路路12.1.2 同步同步 R S 触发器触发器 基本基本R S触发器的状态直接受触发器的状态直接受R S 两个输入信号的控制，且只要两个输入信号的控制，且只要R、S中有一个输入端中有一个输入端 有效，触发器就立即翻转为新的状态。有效，触发器就立即翻转为新的状态。 而在而在实际的数字电路中，一般包含很多触发器，我们希实际的数字电路中，一般包含很多触发器，我们希 望这些触发器能望这些触发器能协调一致的工作，并在规定的时刻
7、发生翻转。协调一致的工作，并在规定的时刻发生翻转。 因此，就需要有一个决定各个触因此，就需要有一个决定各个触 发器翻转时刻的控制信号，这发器翻转时刻的控制信号，这种控制信号就像时钟一样定时到来，故称为时钟脉冲，用种控制信号就像时钟一样定时到来，故称为时钟脉冲，用 CP 表表 示。示。 相应的触发器输入端为相应的触发器输入端为 C ，称为时钟脉冲输入端。，称为时钟脉冲输入端。 这种触发器称这种触发器称为钟控触发器，其种类很多。为钟控触发器，其种类很多。 同步同步R S触发器是较常用的，也是最基本的一种。触发器是较常用的，也是最基本的一种。 它的状态翻转它的状态翻转是与时钟脉冲是与时钟脉冲 CP出
8、现的时出现的时 刻一致的，故称为同步触发器刻一致的，故称为同步触发器 图中：图中： 和和 为置位端，低电平有效。平时处于高电平。为置位端，低电平有效。平时处于高电平。DRDR 第第 12 12 章章 时时 序序 逻逻 辑辑 电电 路路1. 同步触发器工作原理同步触发器工作原理 电路如右图，在图中增电路如右图，在图中增加了加了G3、G4与非导引门。与非导引门。两个导引门的输入端加上两个导引门的输入端加上C P 同步信号。根据与非门同步信号。根据与非门“有有0出出1，全，全1出出0”的逻的逻辑关系，辑关系，CP= 0，就处于封，就处于封门状态，门状态，CP=1，处于开门状态：，处于开门状态：符号图
9、符号图R 这种情况是不允许的。这种情况是不允许的。电路图电路图 第第 12 12 章章 时时 序序 逻逻 辑辑 电电 路路 根据上述分析，可列出同根据上述分析，可列出同步触发器的步触发器的 逻辑功能逻辑功能表如表表如表12-3所示。所示。 表中的表中的“”表示表示 取任意逻辑值。取任意逻辑值。 不难发现，同步触不难发现，同步触发器发器CP =1时的逻时的逻 辑功能，辑功能，与基本触发器的逻辑功与基本触发器的逻辑功能完全相能完全相 同。同。 故称同步故称同步触发器的触发器的S、R 端为同步端为同步置置 端、同步置端，其端、同步置端，其置和置功能受置和置功能受 CP脉脉 冲的控制，与冲的控制，与
10、CP脉冲同脉冲同步。步。 第第 12 12 章章 时时 序序 逻逻 辑辑 电电 路路试画出触发器状态试画出触发器状态Q的波形图。的波形图。 解：根据与非门解：根据与非门“有有0出出1，全，全1出出0”逻辑关系，逻辑关系，结合表结合表12-3，做出，做出Q的波的波形图如右图所示。形图如右图所示。 第第 12 12 章章 时时 序序 逻逻 辑辑 电电 路路【工程应用工程应用】12.1.3 R S触发器应用触发器应用 1. 数字电路与机械触点接口应用数字电路与机械触点接口应用 机械触点开关在接触的瞬间，会产机械触点开关在接触的瞬间，会产生抖动，当抖动的脉冲电压幅值足够生抖动，当抖动的脉冲电压幅值足够
11、高时，电路就会出现误动作，如图高时，电路就会出现误动作，如图12-4（a）所示。在点动开关之后加上一级）所示。在点动开关之后加上一级R S触发器，就可以有效的消除抖动干触发器，就可以有效的消除抖动干扰。见图扰。见图12-4（b）所示，当将开关打）所示，当将开关打到上端，当第一个脉冲使电路翻转时，到上端，当第一个脉冲使电路翻转时，后面的抖动脉冲便不起作用。后面的抖动脉冲便不起作用。（a） 机械触点产生抖动机械触点产生抖动（b）R S触发器防抖电路触发器防抖电路 第第 12 12 章章 时时 序序 逻逻 辑辑 电电 路路2.优先裁决电路优先裁决电路 右图所示为一优先裁决电右图所示为一优先裁决电路，
12、用于比赛中自动裁决优路，用于比赛中自动裁决优先到达者。先到达者。 图中，输图中，输 入变量入变量 A1、 A2来自设在终点线上的来自设在终点线上的光电检测管，平时为态。光电检测管，平时为态。复位开关复位开关S断开。断开。 比赛开始比赛开始 前，按下复位开关使发光前，按下复位开关使发光二极管二极管LED全部熄灭。全部熄灭。 当比当比赛者优先到达终点时，通过赛者优先到达终点时，通过光电检测使对应的光电检测使对应的 A 端由端由变为，变为，对应的与非门输对应的与非门输出端变为，对应的触发出端变为，对应的触发器翻转为。器翻转为。 先先 翻转的触发器通过翻转的触发器通过或非门封锁其它输入信号，使其不或非
13、门封锁其它输入信号，使其不起作用。起作用。 同时使对应的发光二极管同时使对应的发光二极管发发 光，以指示出优先到达终点。光，以指示出优先到达终点。 第第 12 12 章章 时时 序序 逻逻 辑辑 电电 路路【知识学习知识学习】 12.2 集成触发器集成触发器 前述的前述的RS触发器，从逻辑功能上看，存在一种状态不定的现触发器，从逻辑功能上看，存在一种状态不定的现象。象。 从触发方式上看，若在从触发方式上看，若在CP 的一个有效期间内，的一个有效期间内， R 、S 的状态的状态发生多次变化，触发器就会发生多次翻转，这种发生多次变化，触发器就会发生多次翻转，这种 现象称为触发器现象称为触发器的空翻
14、现象。的空翻现象。 为了克服为了克服R S触发器的上述缺点，产生了逻辑功能触发器的上述缺点，产生了逻辑功能完善又完善又 无空翻现象的无空翻现象的J K触发器、触发器、D触发器和触发器和T触发器。触发器。 这些触这些触发器是组成寄存器和计数器等发器是组成寄存器和计数器等 逻辑部件的基本单元，它们都做成逻辑部件的基本单元，它们都做成集成电路形式，下面分别介绍这几种触发器。集成电路形式，下面分别介绍这几种触发器。 第第 12 12 章章 时时 序序 逻逻 辑辑 电电 路路12.2.1 集成集成JK 触发器触发器 1. JK触发器原理触发器原理 图图12-6（a）是）是 JK 触发器结构图。触发器结构
15、图。图中，将图中，将 、Q 输出信号反馈到同步输出信号反馈到同步输入端，当同步信号输入端，当同步信号CP到来，到来， JK输入输入信号使输出翻转，翻转后的输出信信号使输出翻转，翻转后的输出信号号 、Q 因为反馈到因为反馈到G3、G4的输入端的输入端，JK信号在信号在CP的有效时间内不再起作的有效时间内不再起作用。这就防止了空翻现象。用。这就防止了空翻现象。 图中，图中， 、 是置位端，是置位端，不受不受CP信号控制，用于置信号控制，用于置位或清位或清0。图（。图（b）（）（c）是）是上升沿和下降沿触发的符号图。上升沿和下降沿触发的符号图。QQDRDS（a）结构图）结构图（b）上升沿触发）上升沿
16、触发 （c）下降沿触发）下降沿触发 第第 12 12 章章 时时 序序 逻逻 辑辑 电电 路路2. 集成集成JK触发器的逻辑符号及外引脚排列触发器的逻辑符号及外引脚排列 逻辑符号中框内的逻辑符号中框内的J、K表示触发器为表示触发器为J K触发器，且输入信号从触发器，且输入信号从J 、K端输入。端输入。 框内端为时钟脉冲输入端，端的框内端为时钟脉冲输入端，端的“”表示触表示触发器为边沿触发器，只在发器为边沿触发器，只在CP脉冲边沿上翻转。对应于端框外无脉冲边沿上翻转。对应于端框外无“”的，表示触发沿为的，表示触发沿为CP的上升沿，输入时钟脉冲用的上升沿，输入时钟脉冲用CP表示。表示。 框外有框外
17、有“”的，表示触发沿为的，表示触发沿为CP的下降沿，输入时钟脉冲用的下降沿，输入时钟脉冲用 CP表示。表示。 、 分别为异步置端和异步置端，不受时分别为异步置端和异步置端，不受时 钟脉钟脉冲的控制。冲的控制。DRDS 第第 12 12 章章 时时 序序 逻逻 辑辑 电电 路路 CC4027 为上升沿触发的双集成触发器为上升沿触发的双集成触发器，即在，即在 一片芯片一片芯片内包含两个触发器，它们共用同一个内包含两个触发器，它们共用同一个 电源和地，其余部分电源和地，其余部分相互独立。相互独立。 其外引脚排列如图其外引脚排列如图 所示。所示。 标号前部为的所有输入、标号前部为的所有输入、输出端为同
18、一输出端为同一 触发器的输入、输出端，标号前部为的为另一触发器的输入、输出端，标号前部为的为另一触发器触发器 的输入、输出端。的输入、输出端。CC4027芯片引脚图芯片引脚图 图中图中 VDD表示电源正表示电源正极，极，VSS表示地，同时说表示地，同时说明此集成电路为明此集成电路为CMOS电电路。路。CP表示脉冲输入端，表示脉冲输入端，且此触发器为上升沿触发。且此触发器为上升沿触发。RD为异步置端，高电为异步置端，高电平有效。平有效。SD 为异步置为异步置端，低电平有效。端，低电平有效。 第第 12 12 章章 时时 序序 逻逻 辑辑 电电 路路3. 集成集成JK触发器的逻辑功能触发器的逻辑功
19、能综上所述，可得综上所述，可得JK触发器的逻辑功能如表触发器的逻辑功能如表12-3所列。所列。 第第 12 12 章章 时时 序序 逻逻 辑辑 电电 路路JK触发器逻辑功能为：触发器逻辑功能为： 输出状态与输出状态与J相同；相同； 来一个来一个CP 翻转一次翻转一次上图为：已知上图为：已知CP和和J、K， 得出输出端得出输出端Q的波形图的波形图。 第第 12 12 章章 时时 序序 逻逻 辑辑 电电 路路集成集成D触发器触发器 集成触发器也是一种常用的边沿触发器，上升沿触发的触集成触发器也是一种常用的边沿触发器，上升沿触发的触发器逻辑符号如下图发器逻辑符号如下图 所示。所示。 图中图中 、 分
20、别为异步置端和异步置端，低电平有效。分别为异步置端和异步置端，低电平有效。D为信号输入端，为信号输入端， C为时钟脉冲输入端，为时钟脉冲输入端， CP上升沿触发。上升沿触发。 图中图中集成触发器的逻辑功能见表。集成触发器的逻辑功能见表。 表中表中“”表示表示 CP的上升的上升 沿触沿触发。发。 集成触发器的逻辑功能可简述为：触发器的状态集成触发器的逻辑功能可简述为：触发器的状态 Q总是总是与输入端与输入端 D的状态相同。的状态相同。DRDS 第第 12 12 章章 时时 序序 逻逻 辑辑 电电 路路12.2.3 集成集成 T 触发器触发器 集成触发器是另一种功能的时钟控触发器，有边沿触发式和集
21、成触发器是另一种功能的时钟控触发器，有边沿触发式和主从触发式两种。主从触发式两种。 下图所示为下降沿触发的边沿触发器的逻辑下图所示为下降沿触发的边沿触发器的逻辑符号，下表为其逻辑功能表。符号，下表为其逻辑功能表。 表、中的表、中的“”表示表示 CP的下降沿触的下降沿触发。发。T触发器的逻辑功能为：触发器的逻辑功能为：T=1，来一个，来一个CP电路翻转一次。电路翻转一次。 第第 12 12 章章 时时 序序 逻逻 辑辑 电电 路路12.2.4 各种集成触发器逻辑功能的相互转换各种集成触发器逻辑功能的相互转换 前述的三种集成触发器的逻辑功能之间存在着一定的内在联系。前述的三种集成触发器的逻辑功能之
22、间存在着一定的内在联系。可以相互转换。可以相互转换。1. 用用JK触发器转换成触发器转换成D触发器和触发器和T触发器触发器（1）用）用JK触发器转换成触发器转换成D触发器触发器用用JK触发器实现触发器实现D触发器和如图所示。触发器和如图所示。 在图中，在图中， D J 。 J、K的状态只有两种：的状态只有两种： J ， K 和和 J， K。相应。相应的的 Q 的状态也只有两种：的状态也只有两种： D J 时，时， Q ； D J 时，时， Q。 这恰好符合这恰好符合 触发器的逻辑功能。触发器的逻辑功能。KKKJK转转D电路电路 第第 12 12 章章 时时 序序 逻逻 辑辑 电电 路路（2）用
23、）用JK触发器转换成触发器转换成T触发器触发器 在图中，在图中，T J K 。 当当T J K时，时， Q 保持原态；保持原态； T J K时，触发器翻转。时，触发器翻转。 这恰好是触发器的逻辑这恰好是触发器的逻辑功能。功能。J K 触发器转触发器转 T 触发器触发器 第第 12 12 章章 时时 序序 逻逻 辑辑 电电 路路2.用用D触发器转换成触发器转换成T触发器触发器 T触发器的逻辑功能有两种：触发器的逻辑功能有两种： T 时时Q 保持；保持； T 时时Q 翻转。翻转。 在数字电路中，把每输入一个时钟脉冲，触发器翻转一在数字电路中，把每输入一个时钟脉冲，触发器翻转一次的情况称为计数，仅有
24、计数功能的触发器称为次的情况称为计数，仅有计数功能的触发器称为/触发器。触发器。 图（图（a）是由触发器构成的触发器。）是由触发器构成的触发器。 图（图（b）是由触发）是由触发器构成的器构成的 触触 发器。发器。 它们的输入、输出波形图见下页。它们的输入、输出波形图见下页。 第第 12 12 章章 时时 序序 逻逻 辑辑 电电 路路 第第 12 12 章章 时时 序序 逻逻 辑辑 电电 路路【工程应用工程应用】12.2.5 触发器应用触发器应用 1. 分频电路分频电路 分频电路应用很广分频电路应用很广，通过一片双，通过一片双JK触发触发器器CC4027，可以组成，可以组成4分频电路。图（分频电
25、路。图（a）是）是电路图，图中电路图，图中JK触发触发器的器的J、K端子连接到高端子连接到高电平，来一个电平，来一个CP0上升上升沿，电路翻转一次。将沿，电路翻转一次。将FF0的的Q1作为作为FF1的的CP信号连接到信号连接到2CP端，即端，即Q1为为CP0的的2分分频，频，Q2为为CP0的的4分频。见图（分频。见图（b）时）时序图。序图。（a）电路图）电路图（b）时序图）时序图 第第 12 12 章章 时时 序序 逻逻 辑辑 电电 路路2.多路控制电路多路控制电路 用一片用一片CC4013 双双D上升上升沿集成触发器，选其中的沿集成触发器，选其中的一路构成多路控制开关电一路构成多路控制开关电
26、路。见右图所示。将路。见右图所示。将D端端和和 端相连接，端相连接，CP 端作端作为开关信号输入，设置了为开关信号输入，设置了3个开关，开关并联连接到个开关，开关并联连接到12V正电源。根据正电源。根据D触发器触发器的逻辑关系：的逻辑关系：CP上升沿到上升沿到来，输出端来，输出端Q与与D相同，当相同，当Q=0时，时，D= =1，任何任何一只一只S开关闭合（点动），开关闭合（点动），QQ=D=1， =0，KA继电器吸合。继电器吸合。再再一次闭合一次闭合S开关（点动），开关（点动），Q=D=0， =1，继电器释放。，继电器释放。QQQ多路控制电路多路控制电路 第第 12 12 章章 时时 序序 逻
27、逻 辑辑 电电 路路【能力培养能力培养】12.2.6 学习要注意掌握知识点学习要注意掌握知识点 在上述在上述“工程应用工程应用”的的3个例子中，个例子中，“分频电路分频电路”应用的是应用的是JK触发器的触发器的3个知识点之一。即个知识点之一。即J=K=1，来一个，来一个CP脉冲电路翻转一脉冲电路翻转一次的原理。输出和输入又是自然的二进制关系，可以很方便的就次的原理。输出和输入又是自然的二进制关系，可以很方便的就组成了二分频电路。组成了二分频电路。 “多路控制电路多路控制电路”应用的是应用的是D触发器：触发器： CP上升沿翻转，输出上升沿翻转，输出状态与状态与D相同知识点。相同知识点。 逻辑电路
28、研究的就是器件的逻辑功能。单元电路有单元电路的逻辑电路研究的就是器件的逻辑功能。单元电路有单元电路的逻辑功能，由单元电路组成的逻辑部件有部件的逻辑功能。大家逻辑功能，由单元电路组成的逻辑部件有部件的逻辑功能。大家在学习的过程中，每种逻辑器件的内部工作原理可以不必深究，在学习的过程中，每种逻辑器件的内部工作原理可以不必深究，但其逻辑功能必须牢记。但其逻辑功能必须牢记。 第第 12 12 章章 时时 序序 逻逻 辑辑 电电 路路【知识学习知识学习】 12.3 典型时序电路的分析典型时序电路的分析 触发器只是一个记忆单元，由多个触发器才能组成具有记忆功触发器只是一个记忆单元，由多个触发器才能组成具有
29、记忆功能的电路部件。如计数器、寄存器、存储器等。这些电路部件都能的电路部件。如计数器、寄存器、存储器等。这些电路部件都是智能电器不可缺少的组成部分。是智能电器不可缺少的组成部分。 时序电路的逻辑功能特点是：任意时刻的输出不仅取决于当时时序电路的逻辑功能特点是：任意时刻的输出不仅取决于当时的输入信号，而且还取决于电路原来的状态。时序电路必须由具的输入信号，而且还取决于电路原来的状态。时序电路必须由具有记忆功能的触发器组成。有记忆功能的触发器组成。 下面以两种典型的时序逻辑电路：寄存器和计数器为例，说明下面以两种典型的时序逻辑电路：寄存器和计数器为例，说明时序电流的原理和分析方法。时序电流的原理和
30、分析方法。 第第 12 12 章章 时时 序序 逻逻 辑辑 电电 路路12.3.1 寄存器寄存器 寄存器是一种能够接收、暂存、传递数码或指令等信息的逻寄存器是一种能够接收、暂存、传递数码或指令等信息的逻辑部件。在计算机的辑部件。在计算机的CPU中有大规模的寄存器配合加法器来处中有大规模的寄存器配合加法器来处理数据。理数据。 在寄存器电路中，因为采用的是触发器，所以寄存器在寄存器电路中，因为采用的是触发器，所以寄存器的工作对象是二进制代码。一个触发器只的工作对象是二进制代码。一个触发器只 能存储位二进制数能存储位二进制数码，若工作信号为码，若工作信号为 n 位二进制代码，就需要位二进制代码，就需
31、要 n个触发器构成的个触发器构成的寄寄 存器。存器。 按寄存器功能的不同，可将其分为两大类：数码寄存器和移按寄存器功能的不同，可将其分为两大类：数码寄存器和移位寄存器。位寄存器。 第第 12 12 章章 时时 序序 逻逻 辑辑 电电 路路1. 数码寄存器数码寄存器 码寄存器只具码寄存器只具有接收、暂存数有接收、暂存数码和清除原有数码和清除原有数码的功能。右码的功能。右 图图所示为一位数所示为一位数 码寄存器。码寄存器。 D0D3为寄存器的数码输入端，为寄存器的数码输入端， Q0 Q3为数码输出端。为数码输出端。 为寄为寄存器的异步清零端。存器的异步清零端。 其工作原理如下：其工作原理如下： =
32、0 ，Q3Q2Q1Q0=0000，寄存器清零。假如存放：，寄存器清零。假如存放：1010 数码，数码，即即D3D2D1D0=1010，当，当CP的上升沿到来，的上升沿到来， Q3Q2Q1Q0=1010，即实，即实现了数码接收。现了数码接收。若若 = 1， CP的上升沿没有到来，寄存器为数据的上升沿没有到来，寄存器为数据暂存。寄存器在接收、暂存的过程中，就完成了数码的传递。暂存。寄存器在接收、暂存的过程中，就完成了数码的传递。CRCRCR数码寄存器电路图数码寄存器电路图 第第 12 12 章章 时时 序序 逻逻 辑辑 电电 路路2.串行移位寄存器串行移位寄存器 移位寄存器按数码移位的方向不同，分
33、为左移寄存器，右移移位寄存器按数码移位的方向不同，分为左移寄存器，右移寄存器和双向移位寄存器。寄存器和双向移位寄存器。（1）串行左移位寄存器）串行左移位寄存器 左移寄存器是指数码从低位到高位逐位移动的寄存器。位左移寄存器是指数码从低位到高位逐位移动的寄存器。位左移寄存器电路如左移寄存器电路如 图所示，也由个触发器构成。图所示，也由个触发器构成。 数码从最数码从最低位触发器低位触发器FF0的的 D端串行输入，再从端串行输入，再从 最高位触发器最高位触发器FF3的输出的输出端端 Q3串行输出。串行输出。 也可在个也可在个 CP 后，并行输出。后，并行输出。 寄存器工作前寄存器工作前应应先使先使 ，
34、正常工作时，正常工作时 。 CRCR 第第 12 12 章章 时时 序序 逻逻 辑辑 电电 路路 假设要存入的数码为假设要存入的数码为D3D2D1D0，根据左移寄存器，根据左移寄存器的特点，首先应在串行输入端的特点，首先应在串行输入端D0端输入最高位的数码端输入最高位的数码D3。然后由高位到低位依次输入然后由高位到低位依次输入D2，D1，D0，经过，经过个个 CP后，后， Q3Q2Q1Q0 。其时序波形图如下图所示。其时序波形图如下图所示。 由波形图可得其逻辑由波形图可得其逻辑 状态表。状态表。（2）工作原理）工作原理左移寄存器电路图左移寄存器电路图 第第 12 12 章章 时时 序序 逻逻
35、辑辑 电电 路路4位左移寄存器时序图位左移寄存器时序图 无论从时序波形图上，还是从逻辑状态表中均可看出，数码是无论从时序波形图上，还是从逻辑状态表中均可看出，数码是从低位到高位逐次移从低位到高位逐次移 入寄存器中的。入寄存器中的。 第第 12 12 章章 时时 序序 逻逻 辑辑 电电 路路3. 双向移位寄存器双向移位寄存器 双向移位寄存器是指既能实现左移，又能实现双向移位寄存器是指既能实现左移，又能实现 右移的移位寄存右移的移位寄存器。器。 一般为集成电路。一般为集成电路。 图中是位双图中是位双 向移位寄存器向移位寄存器74LS194，其，其引脚排列如图所引脚排列如图所 示。引示。引脚功能为：
36、脚功能为： 异步清零端，低电异步清零端，低电平有效。平有效。M1M0 为寄存器工作为寄存器工作方式控制端。方式控制端。DSL为左移串行输入端。为左移串行输入端。DSR为右移串行输入端。为右移串行输入端。 GND 电源公共端。电源公共端。VCC正电源。正电源。 Q0Q3 输出端。输出端。D0D3 输入端。输入端。CR 第第 12 12 章章 时时 序序 逻逻 辑辑 电电 路路由表中可见，通过由表中可见，通过M1M0和和DSL 、 DSR端子的切换，得到左移、右端子的切换，得到左移、右移寄存。移寄存。 第第 12 12 章章 时时 序序 逻逻 辑辑 电电 路路12.3.2 计数器计数器 计数器是指
37、能记录输入时钟脉冲个数的电路，可分为加法计计数器是指能记录输入时钟脉冲个数的电路，可分为加法计数器、减法计数器和加减可逆计数器；按计数器中各个数器、减法计数器和加减可逆计数器；按计数器中各个 触发器触发器的翻转是否同步，分为同步计数器和异步计数器。的翻转是否同步，分为同步计数器和异步计数器。 1. 三位异步二进制加法计数器三位异步二进制加法计数器图中是由触发器图中是由触发器构构 成的位异步二进成的位异步二进制加法计数器。制加法计数器。 此电此电路为异步时序逻辑路为异步时序逻辑 电电路，各个触发器均在路，各个触发器均在其自身时钟脉其自身时钟脉 冲的下冲的下降沿触发翻转。降沿触发翻转。 C为为计数
38、脉计数脉 冲输入端。冲输入端。每个触发器输入信号均为每个触发器输入信号均为 J K ，处于计数状态。处于计数状态。 为计为计 数器异步清零数器异步清零端，低电平有效。端，低电平有效。CR 第第 12 12 章章 时时 序序 逻逻 辑辑 电电 路路三位异步计数器波形图三位异步计数器波形图 从表中可见，此计数器从表中可见，此计数器为八进制加法计数器。即为八进制加法计数器。即23进制加法计数器。进制加法计数器。 概括概括地讲，地讲，n位二进制计数器就位二进制计数器就是是2n进制计数进制计数 器。十进制器。十进制计数器和任意进制计数器，计数器和任意进制计数器，都是都是 在二进制计数器的基在二进制计数器
39、的基础上构成的。础上构成的。 第第 12 12 章章 时时 序序 逻逻 辑辑 电电 路路 12.4 集成计数器及其应用集成计数器及其应用 集成计数器的产品型号很多，以位二进制计数器和十进制计集成计数器的产品型号很多，以位二进制计数器和十进制计数器为主。数器为主。 实际应用中实际应用中 需要任意进制计数器时，可以用上述两种需要任意进制计数器时，可以用上述两种计数器通过适当连接实现。计数器通过适当连接实现。12.4.1 集成集成 4 位二进制同步加法计数器位二进制同步加法计数器74LS161 图中，图中， 为异步清为异步清零，低电平有效。零，低电平有效。 为同步置数端。为同步置数端。CTP为计数保
40、持。为计数保持。CTT为计数保持。为计数保持。CRLD 第第 12 12 章章 时时 序序 逻逻 辑辑 电电 路路 第第 12 12 章章 时时 序序 逻逻 辑辑 电电 路路电路功能：电路功能：1. 异步清零功能。异步清零功能。 时，计数器异步清零时，计数器异步清零Q3Q2Q1Q0=0000。2. 同步置数功能。同步置数功能。 ， 时，在时，在CP上升沿的作用下，上升沿的作用下，输入端的数据输入端的数据d3 d2 d1 d0 被置入计数器，即被置入计数器，即Q3Q2Q1Q0= d3 d2 d1 d0 。 称为称为 同步置数端，低电平有效，但其优先权低于同步置数端，低电平有效，但其优先权低于 。
41、 3. 保护功能。保护功能。 计数器计数器保持原状态不变。保持原状态不变。4. 计数器功能计数器功能 。 端输入端输入计数脉冲时，计数器进行十六进制加法计数。计数溢出时，在计数脉冲时，计数器进行十六进制加法计数。计数溢出时，在CO端产生一正脉冲，其宽度与端产生一正脉冲，其宽度与Qn的宽度相同。的宽度相同。 CRCRLDLDCR 第第 12 12 章章 时时 序序 逻逻 辑辑 电电 路路12.4.2 集成十进制可逆计数器集成十进制可逆计数器74LS190 74LS190为十进制加减可逆计数器，既可进行加法计数，也可为十进制加减可逆计数器，既可进行加法计数，也可进行减法计数。进行减法计数。 其引脚
42、排列图如图所示。其引脚排列图如图所示。 74LS190引脚图引脚图 1. 异步置数功能。异步置数功能。 时，计数器进行异步置数，时，计数器进行异步置数， Q3 Q2 Q1 Q0D3 D2 D1 D0，此过程不需要时钟脉冲，此过程不需要时钟脉冲CP 的作用。的作用。 2. 同步加减计数功能。同步加减计数功能。 在在 CP上升上升沿的作用下进行计数。沿的作用下进行计数。 称为计数控制端。称为计数控制端。LDCT 第第 12 12 章章 时时 序序 逻逻 辑辑 电电 路路（1） /D =0 时，计数器进行同步加法计数。时，计数器进行同步加法计数。（2） /D =1 时，计数器进行同步减法计数。时，计
43、数器进行同步减法计数。（） 当加法计数上溢出或减法计数下溢出时，在当加法计数上溢出或减法计数下溢出时，在CO BO 端端产生一正脉冲，其宽度约等于产生一正脉冲，其宽度约等于CP脉冲的周期。脉冲的周期。 同时同时 端输出一端输出一宽度约等于宽度约等于 CP低电平部分的负脉冲。低电平部分的负脉冲。 故故CO BO称为进位借称为进位借位输出端。位输出端。 称为行波时钟输出端（低电平有效）。称为行波时钟输出端（低电平有效）。 3. 保持功能。保持功能。 =1 时，无论其余输入端为何状态，时，无论其余输入端为何状态，计数器均保持原态不变。计数器均保持原态不变。RCUULDCT 第第 12 12 章章 时
44、时 序序 逻逻 辑辑 电电 路路【工程应用工程应用】12.4.3 寄存器应用寄存器应用 1. 计算机接口应用计算机接口应用 右图是计算机输出接口电右图是计算机输出接口电路，采用路，采用8位并行数码寄存器位并行数码寄存器作为缓冲，将计算机内的打作为缓冲，将计算机内的打印数据传到打印机。采用并印数据传到打印机。采用并行数码寄存器具有传输速度行数码寄存器具有传输速度快的特点。快的特点。 第第 12 12 章章 时时 序序 逻逻 辑辑 电电 路路2. 寄存器的应用寄存器的应用 图（图（a）所示为一环形脉冲分配器电路，由一片）所示为一环形脉冲分配器电路，由一片74LS194集成集成双向移位寄存器构双向移
45、位寄存器构 成。成。 环形脉冲分配器用于步进电动机的脉冲环形脉冲分配器用于步进电动机的脉冲分配、流水灯控制、循环控制等。分配、流水灯控制、循环控制等。 寄存器的输出寄存器的输出 端端 Q0与右移输与右移输入端入端 DSR相连，即相连，即DSR Q0；输入端；输入端 D3， D2 D0接地，即接地，即D2 D0为为 态。电路在态。电路在 CP 脉冲连续作用下，输出端脉冲连续作用下，输出端 Q 3 Q0将将轮流出现高电平。轮流出现高电平。 因此，称之为环形因此，称之为环形 脉冲分配器。脉冲分配器。 电路图电路图波形图波形图 第第 12 12 章章 时时 序序 逻逻 辑辑 电电 路路电路工作原理如下
46、电路工作原理如下：使使 =1,工作前先工作前先使使M1M2=11，电，电路处于并行置数工路处于并行置数工作方式。当作方式。当CP上上升沿到来，升沿到来，Q3 Q2 Q1 Q0=10000。进。进入工作时，入工作时，M1 M0=01,电路处电路处于右移工作方式。于右移工作方式。每输入一个每输入一个CP脉脉冲，冲， Q3 的状态就的状态就右移一位。右移一位。CR其他各输出端状态也依次右移。其他各输出端状态也依次右移。 因因DSR Q0，所以，所以Q0的状态同时移入的状态同时移入Q 3。由以上分。由以上分析可见，析可见， Q3的的态将随态将随CP脉冲的不断输入脉冲的不断输入在在Q3 Q0 之间轮流循
47、环。之间轮流循环。 第第 12 12 章章 时时 序序 逻逻 辑辑 电电 路路集成计数器的应用集成计数器的应用 1. 用异步置法构成其他进制计数器用异步置法构成其他进制计数器 用异步置法构成其他进制计数器的方法是：当计数值达到用异步置法构成其他进制计数器的方法是：当计数值达到要求的进制数时，使送入计要求的进制数时，使送入计 数器异步清零端的反馈信号有效，数器异步清零端的反馈信号有效，从而使计数器清零，并重新计数。从而使计数器清零，并重新计数。 而其他情况下反馈信号而其他情况下反馈信号 无效，计数器处于计数状态。无效，计数器处于计数状态。 如要用如要用位二进制加法计数器构成六进制加法计数器，当计
48、数位二进制加法计数器构成六进制加法计数器，当计数 器计数器计数到，即到，即 Q3 Q2 Q1 Q0 = 0110，通过反馈使清零端信号，通过反馈使清零端信号 有效。有效。 对于对于74LS161就是就是 使异步清零端使异步清零端 。对于。对于74LS190，就是使就是使 。其电。其电 路图如图路图如图12-25所示。所示。CRCR12QQ 第第 12 12 章章 时时 序序 逻逻 辑辑 电电 路路 第第 12 12 章章 时时 序序 逻逻 辑辑 电电 路路【知识学习知识学习】 12.5 模模/数与数数与数/模转换电路模转换电路 模模/数与数数与数/模转换，是计算机处理模拟信号必须的接口电路，模
49、转换，是计算机处理模拟信号必须的接口电路，因为计算机只能处理二进制代码。存储器是计算机的数据仓库，因为计算机只能处理二进制代码。存储器是计算机的数据仓库，计算机有了模数转换和足够大的存储空间，才有了今天能在手机计算机有了模数转换和足够大的存储空间，才有了今天能在手机上看电影，进行视频通话。上看电影，进行视频通话。 国家国家2025智能制造就是由计算机对生产设备进行控制和管理。智能制造就是由计算机对生产设备进行控制和管理。计算机是数字电路，模拟信号不能处理。将模拟信号转换为数字计算机是数字电路，模拟信号不能处理。将模拟信号转换为数字信号的电路，简称转换器。计算机处理完的数字信号必须信号的电路，简
50、称转换器。计算机处理完的数字信号必须还原为模拟信号，才能进行控制应用，还原电路简称转换还原为模拟信号，才能进行控制应用，还原电路简称转换器器 。和两种转换器是计算机必须的接口电路。和两种转换器是计算机必须的接口电路。 第第 12 12 章章 时时 序序 逻逻 辑辑 电电 路路12.4.1 A/D转换器简介转换器简介 A/D 转换器是将模拟信号转换为相应的数字信号，是模拟系统转换器是将模拟信号转换为相应的数字信号，是模拟系统和数字系统之间的接口和数字系统之间的接口 电路。电路。 因为输入的模拟信号在时间上是因为输入的模拟信号在时间上是连续的，而转化后的数字信号是离散的，所以进行转连续的，而转化后