《2022年实验三基本门电路及触发器电子版实验报告.pdf》由会员分享，可在线阅读，更多相关《2022年实验三基本门电路及触发器电子版实验报告.pdf（4页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、JCPKSDRDQQSDRDDCPQQ43121556423156&=1=1SiCi+1实验三：基本门电路及触发器实验实 验 室：实验台号：日期：专业班级：姓名：学号：一、实验目的1了解 TTL门电路的原理、性能和使用方法；验证基本门电路逻辑功能。2验证 D触发器； J-K 触发器的逻辑功能。二、实验内容（一）验证以下门电路的逻辑关系1. 用与非门（ 00）实现与门逻辑关系： F=AB2. 异或门（ 86） ：3. 全加器（ 00、86） ：（二）验证以下触发器逻辑关系1D触发器置位端、复位端的功能测试。2J-K 触发器置位端、复位端的功能测试。3D 、J-K 触发器功能测试。图 3-1 JK
2、 触发器 (74LS112) 和 D触发器 (74LS74)三、实验原理图BABABAFiiiiCBASiiiiiiBACBAC1精品资料 - - - 欢迎下载 - - - - - - - - - - - 欢迎下载 名师归纳 - - - - - - - - - -第 1 页，共 4 页 - - - - - - - - - - &AB&F图 3-2 与门电路图 3-3 异或门电路图 3-4 全加器电路四、实验结果及数据处理1 直接在实验原理图上标记芯片的引脚。2 写出实验结果。（1）与门、异或门实验结果表（用数字万用表测量高低电平1、0 的电压值。）输入与门异或门ABFUo（V）F0001101
3、1（2）全加器实验结果表AiBiCiSiCi+1000001010011=1ABF精品资料 - - - 欢迎下载 - - - - - - - - - - - 欢迎下载 名师归纳 - - - - - - - - - -第 2 页，共 4 页 - - - - - - - - - - 100101110111（4）D触发器的功能测试输入端输出原态输出次态DSDRDQnQn+101*10*1100111011011111（5）J-K 触发器的功能测试输入端输出原态输出次态DRDSJKQnQn+101*10*110001101011100精品资料 - - - 欢迎下载 - - - - - - - - -
4、 - - 欢迎下载 名师归纳 - - - - - - - - - -第 3 页，共 4 页 - - - - - - - - - - 1111011001110111110111111五、思考题1实验用的与非门和或门中不用的输入端如何处理2如果与非门的一个输入端接时钟，其余输入端应是什么状态时才允许脉冲通过3J-K 触发器 Qn=0 时，如果时钟脉冲CP到来后，触发器处于“ 1”态， J-K 两端应预先分别是什么状态J 端为高电平 K 端高电平或低电平4J-K 触发器与 D触发器的触发边沿有何不同J-K 触发器是下降沿触发：当CP=1时，从触发器被封锁，输出保持原有状态不变，主触发器接收输入端信号。当CP由 1 变 0，主触发器被封锁。存储在主触发器中的信号送入从触发器。输出新状态。D触发器是下降沿触发精品资料 - - - 欢迎下载 - - - - - - - - - - - 欢迎下载 名师归纳 - - - - - - - - - -第 4 页，共 4 页 - - - - - - - - - -