《实验一-TTL和CMOS集成门电路参数测试(共5页).doc》由会员分享，可在线阅读，更多相关《实验一-TTL和CMOS集成门电路参数测试(共5页).doc（5页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、精选优质文档-倾情为你奉上第2章 数字电路与逻辑设计基本实验2.1 TTL和CMOS集成门电路参数测试2.1.1 实验目的1.了解TTL和CMOS逻辑门电路的主要参数及参数意义。2.熟悉TTL和CMOS逻辑门电路的主要参数的测量方法。3.掌握TTL和CMOS逻辑门电路的逻辑功能及使用规则。4.掌握数字电路与逻辑设计实验的基本操作规范。2.1.2 实验仪器及器件序号仪器或器件名称型号或规格数量1双踪示波器、数字示波器CS-4125、DS102212数字逻辑实验箱SBL型13指针式万用表500HA型142输入四与非门（TTL）74LS00152输入四与非门（CMOS）CD401116PC机和仿真软
2、件Multisim仿真软件12.1.3 实验原理逻辑门电路早期是由分立元件构成，体积大，性能差。随着半导体工艺的不断发展，电路设计也随之改进，使所有元器件连同布线都集成在一小块硅芯片上，形成集成逻辑门。集成逻辑门是最基本的数字集成元件，目前使用较普遍的双极型数字集成电路是TTL逻辑门电路，它的品种已超过千种。CMOS逻辑门电路是在TTL电路问世之后，所开发出的另一种广泛应用的数字集成器件。从发展趋势来看，由于制造工艺的改进，CMOS器件的性能有可能超越TTL而成为占主导地位的逻辑器件。CMOS器件的工作速度可以接近TTL器件，而它的功耗和抗干扰能力则远优于TTL器件。早期生产的CMOS门电路为
3、4000系列，随后发展为4000B系列。当前与TTL兼容的CMOS器件如74HCT系列等，可与TTL器件替换使用。通过本次实验，希望同学们初步掌握数字电路集成芯片的使用方法及实验的基本操作规范。 图2.1.1 74LS00管脚排列及逻辑符号 图2.1.2 CD4011B管脚排列及逻辑符号（一）TTL与非门的参数本实验采用TTL双极型数字集成逻辑门器件74LS00，它有四个2输入与非门，封装形式为双列直插式，引脚排列及逻辑符号如图2.1.1所示，其中A、B为输入端，Y为输出端，输入输出关系为。 TTL逻辑门电路主要参数有：1电源特性参数ICCL、ICCHICCL是指输出端为低电平时电源提供给器件
4、的电流，即逻辑门的输入端全部悬空或接高电平时，且该门输出端空载时电源提供器件的电流；ICCH是指输出为高电平时电源提供给器件的电流，即输入端至少有一个接地，输出端空载时电源提供器件的电流。注意图2.1.1所示器件，四个门的电源VCC引线是连在一起的，实验测量时，所测得电流是单个门电流的四倍。2输入特性参数IIL、IIHIIL是指一个输入端接地，其它输入端悬空或接高电平，从输入端流向接地端的电流；IIH是指一个输入端接高电平VCC，其它输入端接地，高电平VCC流向输入端的电流。 图2.1.3 TTL电压传输特性曲线3电压传输特性参数 电压传输特性是指输出电压Vo随输入电压Vi变化的关系，图2.1
5、.3所示为TTL逻辑门电路电压传输特性曲线。该图为理论的电压传输特性曲线，从特性曲线图中可以得到TTL逻辑门主要参数如下： 输出低电平VOL，是指当与非门输入端均接高电平或悬空时的输出电压值，当输出空载时VOL0.3V，当输出接有灌电流负载时，VOL将上升，其允许最大值VOLmax为0.4V。 输出高电平VOH，是指当与非门有一个或一个以上的输入端接地或接低电平时的输出电压值，当输出空载时VOH4.2V，当输出接有拉电流负载时，VOH将下降，其允许最小值VOHmin为2.4V。 开门电平VON (VIHmin)，是指保持输出为低电平时的最小输入高电平，一般VON1.8V，LS系列约1.2V左右
6、。关门电平VOFF(VILmax)，是指保持输出为额定高电平的90%时的最大输入低电平，一般VOFF0.8V。 阈值电平Vth，是指在电压传输特性曲线中输出电平急剧变化中点附近的输入电平值，一般为1.4V（标准型）或1.0V（LS型）。当与非门输入电平为Vth时，输入的极小变化可引起输出状态迅速变化，利用这个特性，可以构成多谐振荡器。 直流噪声容限VN，是指在最坏的条件下，输入端所允许的输入电压变化的极限范围。其中，低电平直流噪声容限VNL定义为VNL=VOFF - VOLmax；高电平直流噪声容限VNH定义为：VNH=VOHmin - VON 。4输出特性参数NONO为扇出系数，是指电路能驱
7、动同类门电路的数目，用以衡量电路带负载的能力。在输出低电平时，假设因灌电流负载造成VOL的上升不超过0.4V，则可从相应的输出特性上查得最大允许的灌电流IOLmax，由此可算出输出低电平时的扇出系数为NOL=IOLmax/IILmax。在输出高电平时，设因拉电流负载造成VOH的下降不低于2.4V，则可从相应输出特性上查得最大允许的拉电流IOHmax，由此可得输出高电平时的扇出系数为NOH=IOHmax/IIHmax。5动态特性参数tpdtpd为传输时延，是衡量门电路开关速度的一个重要指标。如图2.1.4所示，即tpd=（tPLH+tPHL）/2，tPHL为导通延迟时间，tPLH为截止延迟时间。
8、图2.1.4 传输时延tpd（二）TTL与非门的逻辑功能根据与非门的工作原理，输入端全为高电平时输出为低电平，否则输出为高电平。实验时输入端的高低电平可由逻辑开关提供，开关拨上为逻辑“1”，拨下为逻辑“0”，输出可用指示灯显示，输出高电平则指示灯亮，输出低电平则灭，这样就可观察指示灯的变化情况确定输入输出的逻辑关系。（三）CMOS与非门的主要参数 CMOS与非门主要参数的定义与TTL电路相仿，从略。参数在测试的时候，多余输入端的处理上与TTL电路不同。一般情况下，多余的输入端口接电源或者接地（根据芯片逻辑功能要求），但在稳定性要求极高的电路中，多余的输入端口还要接保护电路。 2.1.4 实验内
9、容（一）基础实验部分 表2.1.1 TTL与非门逻辑功能测试ABY低低低高高低高高1TTL与非门逻辑功能的测试 实验箱总开关处OFF状态，把一块74LS00固定在实验箱的插座上，连接14脚电源VCC至实验箱+5V端口，连接7脚GND至实验箱接地端口，从74LS00中任选一个与非门，它的两个输入端A、B分别接逻辑开关，由开关提供输入的高、低电平，输出端接指示灯，由指示灯的亮、灭表示输出的高、低电平。改变开关的状态，观察指示灯的变化，将实验结果记录在表2.1.1中。 2TTL与非门的参数测试*（1）电源电流ICCL、ICCH按图2.1.5连接电路，电流表串接在电源和集成块电源管脚之间，注意电流表的
10、量程和极性。当所有的输入端悬空时，电流表读数即为4ICCL；当所有的输入端接地时，电流表读数即为4ICCH。（电流表所测得的值是整个集成块四个与非门电源电流之和，单个门的电源电流仅为所测值四分之一）。 图2.1.5 与非门电源特性参数测试电路则单个门的静态功耗最大值Pmax=VCC*ICCL。记录：单个门ICCL=单个门ICCH=单个门Pmax= *（2）输入低电平电流IIL 按图2.1.6连接电路，与非门输入端中任取一个串接电流表接地，另一输入端悬空，记录电流表读数即为IIL。记录：IIL=图2.1.6 与非门输入低电平电流测试电路 *（3）输入高电平IIH按图2.1.7连接电路，与非门输入
11、端中任取一个串接电流表接电源，另一输入端接地，记录电流表读数即为IIH。记录：IIH= 图2.1.7 与非门输入高电平电流参数测试电路*（4）扇出系数NO按图2.1.8连接电路，与非门输入端悬空，输出端接电压表，同时连接电流表和电阻RL至电源，RL是由一个200和一个可调电阻（实验箱提供）4.7K串联而成，调节RL中可调电阻阻值，同时观察记录电压表读数VO，当其值为0.4V时，记录电流表读数IO，则NO=IO/IIL。记录：IO= NO= 图2.1.8 TTL扇出系数测试电路（5）电压传输特性曲线按图2.1.9连接电路，电位器10K的两个固定端分别接电源和地，可调端接逻辑门的一个输入端，再并接
12、一个电压表，另一个输入端悬空，输出端接另一个电压表，调节电位器，输入电压从零逐渐增大，具体输入电压的变化按表2.1.2提供的数据进行测量。实验完成后，根据所测的数据，在直角坐标纸上画出传输特性曲线，并且在图上标出 VOL 、VOH 、VON、VOFF、VTH、等参数，并求出直流噪声容限。 图2.1.9 电压传输特性曲线测试电路表2.1.2 （单位V）电压测试记录表VI00.30.50.850.90.951.01.051.11.151.21.31.41.5VO*（6）传输时延tpd的测试 tpd是衡量门电路开关速度的参数，它是指输入波形边沿的0.5Vm处至输出波形对应边沿0.5Vm处的时间间隔，
13、如图2.1.4所示，tpHL 为导通延迟时间， tpLH为截止延迟时间，传输时延为tpd=0.5（tpHL+ tpLH）。测试电路如图2.1.10所示，可选用两块74LS00或一块74LS04按图2.1.10连接电路，用示波器观察振荡波形，从而求出传输时延tpd。图2.1.10 TTL门电路tpd测试电路 图2.1.11 CMOS与非门电压传输特性测试电路 图2.1.12 CMOS门电路tpd的测试电路（二）提高部分3CMOS与非门的参数测试（1）电压传输特性测试 选用型号为CD4011的集成电路，管脚排列及门电路逻辑符号如图2.1.2所示，实验时按图2.1.11连接电路，将实验数据记录在表2
14、.1.3中。 表2.1.3电压测试记录表(单位V) VI01.02.02.22.32.352.42.452.502.552.62.72.83.05.0VO注：CMOS所有多余的输入端均不能悬空，包括用到的门和没有用到的门的输入端。（2）传输时延tpd的测试tpd是衡量门电路开关速度的参数，它是指输入波形边沿的0.5Vm至输出波形对应边沿0.5Vm点的时间间隔，如图2.1.4所示。tpHL 为导通时间， tpLH为截止延迟时间，平均传输延迟时间为tpd=0.5（tpHL+ tpLH）。其测试电路如图2.1.12所示，选CD4011B中一个与非门，输入端接入f100KHz的矩形波，用双踪示波器观察
15、输入输出波形，测出tpHL及tpLH，计算出传输时延tpd。 *4用Multisim仿真软件设计TTL逻辑门电路的传输时延tpd测试电路，并用软件仿真该电路求其传输时延tpd。2.1.5 思考题1实验用TTL74LS系列集成电路电源电压的范围是多少？ 2为什么说与非门是万能门？试说明如何用二输入与非门实现与、或、非逻辑关系。3对于TTL门电路，输入端悬空相当于什么电平？多余的输入端，在实际接线中应如何处理？*4扇出系数NO是什么含意？怎样求得？在求NO中可以把IIL用IIH替代吗？为什么？ 5推拉式TTL逻辑门输出端能否并联使用？为什么？6COMS门电路的多余输入端一般怎么样处理？专心-专注-专业