跨时钟域处理(共3页).docx

上传人:飞****2 文档编号:14078301 上传时间:2022-05-02 格式:DOCX 页数:3 大小:210.14KB
返回 下载 相关 举报
跨时钟域处理(共3页).docx_第1页
第1页 / 共3页
跨时钟域处理(共3页).docx_第2页
第2页 / 共3页
点击查看更多>>
资源描述

《跨时钟域处理(共3页).docx》由会员分享,可在线阅读,更多相关《跨时钟域处理(共3页).docx(3页珍藏版)》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。

1、精选优质文档-倾情为你奉上快时钟域信号到慢时钟域有可能的情况是:快时钟域信号宽度比慢时钟信号周期窄,导致漏采。解决的方法有:1. 将快时钟域信号延长,至少有慢时钟周期的一到两个周期宽2. 使用反馈的方法,快时钟域信号有效直到慢时钟域有反馈信号,表示已经正确采样此信号,然后快时钟域信号无效。通过反馈的方式很安全,但是从上图可以看出来延时是非常大的。慢时钟采快时钟信号,然后反馈信号再由快时钟采。以上是简单的单个信号同步器的基本方法。多个信号跨时钟域多个控制信号跨时钟域仅仅通过简单的同步器同步有可能是不安全的。简单举例,b_load和b_en同步至a_clk时钟域,如果这两个信号有一个小的skew,

2、将导致在a_clk时钟域中两个信号并不是在同一时刻起作用,与在b_clk中的逻辑关系不同。解决的方法应该比较简单,就是将b_load和b_en信号在b_clk时钟域中合并成一个信号,然后同步至a_clk中。如果遇到不能合并的情况,如译码信号。如下图如果Bdec0、bdec1间存在skew将导致同步至a_clk中后译码错误,出现误码。在这种情况下,建议加入另一个控制信号,确保bdec0、bec1稳定时采。例如在bdec0、bec1稳定输出后一到两个周期b_clk域输出一个en信号,通知a_clk域此时可以采bdec0、bec1信号。这样可确保正确采样。数据路径同步对数据进行跨时钟域处理时,如果采

3、用控制信号同步的方式进行处理的话,将是非常浩大的工程,而且是不安全的。简单来说,数据同步有两种常见的方式:1. 握手方式2. FIFO简要说下握手方式,无非就是a_clk域中首先将data_valid信号有效,同时数据保持不变,然后等待b_clk中反馈回采样结束的信号,然后data_valid信号无效,数据变化。如有数据需要同步则重复上述过程。握手方式传输效率低,比较适用于数据传输不是很频繁的,数据量不大的情况。FIFO则适合数据量大的情况,FIFO两端可同时进行读/写操作,效率较高。而且如果控制信号比较多,也可采用fifo方式进行同步,将控制信息与数据打包,写入FIFO,在另一端读取,解码,取得数据和控制信息。专心-专注-专业

展开阅读全文
相关资源
相关搜索

当前位置:首页 > 教育专区 > 教案示例

本站为文档C TO C交易模式,本站只提供存储空间、用户上传的文档直接被用户下载,本站只是中间服务平台,本站所有文档下载所得的收益归上传人(含作者)所有。本站仅对用户上传内容的表现方式做保护处理,对上载内容本身不做任何修改或编辑。若文档所含内容侵犯了您的版权或隐私,请立即通知淘文阁网,我们立即给予删除!客服QQ:136780468 微信:18945177775 电话:18904686070

工信部备案号:黑ICP备15003705号© 2020-2023 www.taowenge.com 淘文阁