《EDA抢答器设计(共11页).docx》由会员分享，可在线阅读，更多相关《EDA抢答器设计(共11页).docx（11页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、精选优质文档-倾情为你奉上EDA实训报告班级：17电子信息工程技术二班同组：彭元毛 张贵萍 王子文一EDA设计要求抢答器是为智力竞赛参赛者答题时进行抢答而设计的一种优先判决器电路，竞赛者可以分为若干组，抢答是各组对主持人提出的问题要在最短的时间内做出判断，并按下抢答按键回答问题。当第一人按下按键后，则在显示器上显示该组的号码，对应的灯亮，同时电路将其他各组按键封锁，使其不起作用。抢答者回答正确加分，回答错误则减分。若抢答时间内无人抢答，则报警灯亮。回答完问题后，有主持人将所有按键恢复，重新开始下一轮抢答。因此要完成抢答器的逻辑功能，该电路应包括抢答器鉴别模块、抢答器计数模块、报警模块、译码模块
2、、分频模块、计分模块。（一）抢答器鉴别模块在这个模块中主要实现抢答过程中的抢答功能，并能对超前抢答进行警告，还能记录无论是正常抢答还是朝前抢答者的台号，并且能实现当有一路抢答按键按下时，该路抢答信号将其余的抢答信号封锁的功能。其中有四个抢答信号s0、s1、s2、s3；抢答状态显示信号states;抢答与警报时钟信号clk0；系统复位信号rst；警报信号warm。（二）抢答器计时模块在这个模块中主要实现抢答过程中的计时功能，在有抢答开始后进行20秒的倒计时，并且在20秒倒计时后无人抢答显示超时并报警。其中有抢答时钟信号clk1；系统复位信号rst；抢答使能信号start；无人抢答警报信号warn
3、；计时中止信号stop；计时十位和个位信号tb，ta。（三）报警模块该模块中主要实现抢答过程中的报警功能，当主持人按下控制键，有限时间内无人抢答或是计数到时蜂鸣器开始报警，计数停止信号stop；状态输出信号alm；计数脉冲clk。（四）译码模块在这个模块中主要实现抢答过程中将BCD码转换成7段的计时功能。（五）分频模块在这个模块中主要实现抢答过程中所需的时钟信号。（六）计分模块在计分电路的设计中，按照一般的设计原则，按一定数进制进行加减。由于此设计要先预置100分，所以可以设计rest开关，当它为高电平的时候就进行预置，然后为低电平的时候，有主持人控制ADD与ACC两个开关对抢答者做出的回答进
4、行加减分判断。预置数100分，就由AA0、AA1、AA2控制个、十、百位信号，因为个位一直为零，所以就将它一直设置成低电平，然后当十位为“9”的时候，向百位进位，百位就加“1”，减分的时候，当十位为“0”的时候，就向百位借“1”。二程序代码（一）抢答器鉴别模块代码、仿真module jianbie(clk0,rst,key,s0,s1,s2,s3,states,led,warm,buzz);input clk0,rst,key,s0,s1,s2,s3;output6:0states;output3:0led;output warm;output buzz;reg EnFlat=1b1;reg3
5、:0states=4b0000;reg3:0led=4b1111;reg speaker;reg warm=1b1;reg buzz;integer i;always(posedge clk0)beginif(key=1)beginif(s0=0)begin states=4b0001;warm=1b0;endif(s1=0)begin states=4b0010;warm=1b0;endif(s2=0)begin states=4b0011;warm=1b0;endif(s3=0)begin states=4b0100;warm=1b0;endendif(key=1b0)if(EnFlat=
6、1b1)beginif(s0=1b0)&(EnFlat=1b1)beginled=4b1110;states=4b0001;EnFlat=1b0;speaker=1b1;endelse if(s1=1b0)&(EnFlat=1b1)beginled=4b1101;states=4b0010;EnFlat=1b0;speaker=1b1;endelse if(s2=1b0)&(EnFlat=1b1)beginled=4b1011;states=4b0011;EnFlat=1b0;speaker=1b1;endelse if(s3=1b0)&(EnFlat=1b1)beginled=4b0111;
7、states=4b0100;EnFlat=1b0;speaker=1b1;endendif(rst)beginEnFlat=1b1;led=4b1111;states=3d0;warm=1b1;speaker=1b0;endendalways(posedge clk0) beginif(speaker=1)beginif(i) begin buzz=1;i=i+1;end else buzz=0;endelse begin buzz=0;i=0;endendendmodule图2.1.1鉴别模块仿真（二）、抢答器计时模块代码、仿真module jishi(clk_1s,ta,tb,chaosh
8、i,start,block,rst,stop);input clk_1s,start,block,rst,stop;output reg3:0 ta,tb;output reg chaoshi;reg5:0 ji20;always (posedge clk_1s)begin if(start=0)begin ji20=6d20;ta=4d0;tb=4d2;endelse if(!block)beginif(ji20=0)beginta=0;tb=0;chaoshi=1;endelse if(ji2011)beginji20=ji20-6b1;ta=ji20;tb=4d0;endelsebegi
9、nji20=ji20-6b1;ta=ji20-6d10;tb=4d1;endif(rst)beginji20=6d20;ta=4d0;tb=4d2;chaoshi=0;endendend图2.2.1抢答器计时仿真endmodule（三）.报警模块代码、仿真module baojing(stop,alm,clk,fmq,warn); input stop,clk,warn; output reg alm,fmq; always(posedge clk) begin alm=0; fmq=0; if(warn&!stop) begin alm=1; fmq=1; end endendmodule专心-专注-专业