数电习题及答案(共32页).doc

《数电习题及答案(共32页).doc》由会员分享，可在线阅读，更多相关《数电习题及答案(共32页).doc（32页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。

1、精选优质文档-倾情为你奉上一、 时序逻辑电路与组合逻辑电路不同，其电路由 组合逻辑电路 和 存储电路（触发器） 两部分组成。二、 描述同步时序电路有三组方程，分别是 驱动方程 、状态方程 和 输出方程 。三、 时序逻辑电路根据触发器的动作特点不同可分为 同步时序逻辑电路 和 异步时序逻辑电路 两大类。四、 试分析图T7.5时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图和时序图。解：驱动方程： 状态方程： 输出方程：状态图：功能：同步三进制计数器五、 试用触发器和门电路设计一个同步五进制计数器。解：采用3个触发器，用状态000到100构成五进制计数器。（1）状态

2、转换图 （2）状态真值表状态转换顺序现 态次态进位输出 S0S1S2S3S40 0 00 0 10 1 00 1 11 0 00 0 10 1 00 1 11 0 00 0 000001（3）求状态方程（4）驱动方程 （5）逻辑图（略）题7.1 分析图P7.1所示的时序电路的逻辑功能，写出电路驱动方程、状态转移方程和输出方程，画出状态转换图，并说明时序电路是否具有自启动性。解：触发器的驱动方程 触发器的状态方程 输出方程 状态转换图如图A7.1所示所以该电路的功能是：能自启动的五进制加法计数器。题7.3 试分析图P7.3时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出电路的状态

3、转换图，并检查电路能否自启动。解：驱动方程 输出方程 状态方程 状态转换图如图 A7.3所示 功能：所以该电路是一个可控的3进制计数器。 题7.5 分析图P7.5时序电路的功能，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图，并检查电路能否自启动。解：输出方程驱动方程求状态方程得电路的状态转换表如表A7.5所示表A7.5输 入现 态次 态输 出S Y1 Y200000000111111110 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 10 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 10 0 10 1 00 1 11

4、0 01 0 11 1 01 1 10 0 00 0 10 1 00 1 11 0 01 0 10 0 01 1 10 0 00 00 00 00 00 00 00 00 10 00 00 00 00 00 00 01 1画出电路的状态转换图如图A7.5所示图A7.5逻辑功能：这是一个有两个循环的电路，时实现八进制计数、为进位输出，时实现六进制计数、为进位输出。当时存在2个无效态110、111，但未形成循环，电路能自启动。题7.6 试用触发器和门电路设计一个同步六进制加法计数器。解：采用3个触发器，用状态000到101构成六进制计数器，设电路的输出为。根据题意可列电路状态转换表如表A7.6所示

5、状态转换顺序现 态次态进位输出 S0S1S2S3S4S50 0 00 0 10 1 00 1 11 0 01 0 10 0 10 1 00 1 11 0 01 0 10 0 0000001由状态表求得电路的次态和输出的卡诺图如图A7.6（a）所示，其中斜线下方是输出端的值，状态101、110、111作无效态处理，用表示。由卡诺图得电路的状态方程和输出方程由状态方程可得电路的驱动方程最后设计电路逻辑图如图A7.6(b)题7.7 用触发器和门电路设计一个十一进制计数器，并检查设计的电路能否自启动。解：用4个下降沿触发器设计，设电路的进位输出为，可列电路的状态转换表如表A7.7表A7.7的顺序触发器

6、的状态输出012345678910110 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 00 0 0 0000000000010驱动方程输出方程电路图略题7.8 试用触发器设计一个可控型计数器，其状态转换图如图P7.8所示，实现8421码六进制计数；，实现循环码六进制计数，并检验电路能否自启动。解：本例所设计的计数器有一控制变量存在，设计时将控制变量作为一个逻辑变量画入电路的次态卡诺图中。设电路的进位输出为，根据题意可画出次态卡诺图如图A7.8所示图中上面两行为时的状态及次态的内容，下面两行为

7、的状态及次态的内容。电路作8421码六进制加法计数器时，110和111为无效状态视为无关项，电路作循环码路进制计数器时，000和100为无效态视为无关项。电路的驱动方程和输出方程（设计时需用3个触发器）逻辑图略 题7.12 四相八拍步进电机脉冲分配电路的状态转换图如图P7.12所示。试用触发器和部分门电路实现之，画出相应的逻辑电路图。解：用触发器、的状态来表示步进电机四相的状态，根据题意可求得四相八拍脉冲分配电路的驱动方程为逻辑电路图略1半导体存储器从存、取功能上可以分为 只读 存储器和 随机存取 存储器两大类。 半导体存储器中，ROM属于组合逻辑电路，而RAM可归属于 时序 逻辑电路。习题题

8、11.1 假设存储器的容量为2568位，则地址代码应取几位。解：8。一、 可以用来暂时存放数据的器件叫 寄存器 。二、移位寄存器除 寄存数据 功能外，还有 移位 功能。三、某寄存器由触发器构成，有4位代码要存储，此寄存器必须由 4 个触发器构成。四、一个四位二进制加法计数器，由0000状态开始，问经过18个输入脉冲后，此计数器的状态为 0010 。五、级环形计数器的计数长度是 ，级扭环形计数器的计数长度是 。六、集成计数器的模值是固定的，但可以用 清零 法和 置数法 来改变它们的模值。七、通过级联方式，把两片4位二进制计数器74161连接成为8位二进制计数器后，其最大模值是 256 ；将3片4

9、位十进制计数器74160连接成12位十进制计数器后，其最大模值是 4096 。八、设计模值为38的计数器至少需要 6 个触发器 。题8.3 分析图P8.3的计数器电路，画出电路的状态转换图，说明这是多少进制计数器。十六进制计数器74161的功能表如表8.2.2所示。解：采用同步预置数法，。计数器起始状态为0011，结束状态为1010，所以该计数器为八进制加法计数器。 状态转换图略。题8.4 分析图P8.4的计数器电路，说明这是多少进制的计数器，并画出电路的状态转换图。十进制计数器74160的功能表如表8.2.6所示。解：该计数器采用异步清零法，。计数器起始状态为0000，结束状态为1000（状

10、态1001只是维持瞬间），所以该计数器为九进制加法计数器。题8.5 试用十六进制计数器74161设计十三进制计数器，标出输入、输出端。可以附加必要的门电路。74161的功能表如表8.2.2所示。解：题8.6 分析图P8.6的计数器在和时各为几进制计数器，并画出相应的状态转换图。74161的功能表如表8.2.2所示。 解：该计数器采用同步预置数法，。所以 时：起始状态为0010，结束状态为1100，所以该计数器为十一进制加法计数器。 时：起始状态为0100，结束状态为1100，所以该计数器为九进制加法计数器。 状态图略。题8.7 分析图P8.7的计数器在和时各为几进制，并画出相应的状态转换图。7

11、4161的功能表如表8.2.2所示。解：该计数器采用同步预置数法。时：起始状态为0000，结束状态为1010，所以该计数器为十一进制加法计数器。 时：起始状态为0000，结束状态为0111，所以该计数器为八进制加法计数器。 状态图略。题8.8 设计一个可控进制的计数器，当输入控制变量时为13进制计数器，时为7进制计数器。标出计数器的输入端和进位输出端。解：电路采用同步预置数法。 电路逻辑图如图A8.8所示 题8.11 试分析图P8.11计数器电路的分频比（即和的频率比）。74LS1610的功能表如表8.2.2所示。解：两片计数器接成并行进位方式，其中第1片74160计数，起始状态为0000，结

12、束状态为1001，为十进制计数器。第2片74160计数，起始状态为0110，结束状态为1001，为四进制计数器。所以该计数电路的分频比 题8.12 试用同步4位二进制计数器74LS161芯片和必要的门电路来组成一个125进制加法计数器。要求标出计数器的输入端和进位输出端；画出逻辑连接图。解：计数的起始状态为，结束状态为，电路逻辑图如图A8.12所示 题8.13 设计一个序列信号发生器电路，使之在一系列信号作用下能周期性地输出“”的序列信号。解：根据题意电路可由计数器+组合输出电路两部分组成。第一步：设计计数器序列长度，设计一个模11计数器，选用74LS161，设定有效状态为=01011111。

13、第二步：设计组合电路设序列输出信号为，则计数器的输出和序列之间的关系如表A8.13所示。表A8.13Q3 Q2 Q1 Q0L0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 111010010111化简得组合逻辑电路表达式为：最后电路图如图A8.13所示（其中组合部分略） 题8.14 图P8.14是由同步十进制计数器74160和3线-8线译码器74LS138组成的电路。分析电路功能，画出74160的状态转换图和电路输出的波形

14、图。解：74160接成八进制计数器，计数状态从0000到0111，电路输出波形如图A8.14所示 题8.15 试设计一个具有控制端的序列信号发生电路。当分别为0和1时，在时钟作用下，电路输出端能分别周期性地输出1001 1010 和0011 0101的序列信号。用74LS161芯片和门电路实现。解：第一步：设计计数器序列长度，则只用74LS161的0从000到111状态即可。第二步：设计组合电路根据题意，计数器的输出，控制端和序列之间的关系如表A8.15所示。表A8.15M Q2 Q1 Q0Y0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00

15、1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 11001101000110101化简得组合逻辑电路表达式为：电路图略一、 单项选择题组合逻辑电路通常由_组和而成。（a）记忆元件 （b）门电路 （c）计数器 （d）以上均正确答案（b）能实现算术加法运算的电路是_。（a）与门 （b）或门 （c）异或门 （d）全加器答案（d）注释：与门，或门，异或门等实现的是逻辑运算，半加器，全加器，加法器实现的是算术运算N位二进制译码器的输出端共有_个。（a）2n个 （b）个 （c）16个 （d）12个答案（b）3线-8线译码器74LS13

16、8，若使输出，则对应的输入端应为_.（a）001 （b）100 （c）101 （d）110答案（c）5要使3-8线译码器正常工作，使能控制端、的电平信号为_。 （a）011 （b）100 （c）000 （d）0101答案（b）二、试用线线译码器74LS138和门电路实现一个判别电路，当输入的三位二进制代码能被整除时电路输出为，否则为。答案：根据题意，写出真值表，如表R5.4所示。表R5.4ABCY00001111001100110101010100101010由表R5.4，得出，由于74LS138的输出为，因此令，则得根据上式画出逻辑图，如图R5.3所示。四、用与非门实现变量多数表决电路，即当

17、个变量中有个或个以上的变量为时，输出为。答案：（）四变量多数表决电路的真值表如表R5.6表R5.6ABCDYABCDY00000000000011110011001101010101000000011111111100001111001100110101010100010111由表R5.6，写出Y的表达式：用卡诺图化简，如图R5.5。化简得将变换得，写出逻辑图，如图R5.6 题5.1 分析图P5.1所示组合电路，写出输出的逻辑函数式，列出真值表，说明逻辑功能。解：（）写出输出的逻辑函数该电路式由线线译码器和一个与门构成。使能端时，译码器处于译码状态，其输出为，是由，（或图中）构成的最小项。将代

18、入上述各式，变为：（）列出真值表，如表A5.2所示。表A5.200001111001100110101010101111110（）分析逻辑功能由真值表A5.2可知，当时，；当时，因此，该电路是一个不一致电路，即当相同时，为；不同时，为。 题5.4 电话室对3种电话编码控制，按紧急次序排列优先权高低是：火警电话、急救电话、报警电话试设计该编码电路。解:设火警为A，急救为B，报警为C，分别编码00、01、10, 列真值表A5.6。画卡诺图图A5.2(a)。电路如图A5.2(b)所示。 表A5.6ABC000XX00110010010110110000101001100011100 题5.8 某学校

19、有三个实验室，每个实验室各需2kW电力。这三个实验室由两台发电机组供电，一台是2kW，另一台是4kW。三个实验室有时可能不同时工作，试设计一逻辑电路，使资源合理分配。解：（1）分析题意设输入变量为、表示三个实验室，工作为1，不工作为0；设输出变量为、，分别表示2kW，4kW的发电机，启动为1，不启动为0。（2）列真值表 分析过程可列出真值表如表A5.9所示。表A5.9 0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1 0 01 01 00 11 00 10 11 1（3）画卡诺图 由真值表画出卡诺图，如图图A5.6所示。（4）逻辑表达式将图A3-6-1（a）的卡

20、诺图化简得 （5）画逻辑电路图 由逻辑表达式可画出逻辑图，如图A5.7所示。题5.9 用全加器实现4位8421BCD码解：用全加器实现4位8421BCD码相加时，其和是二进制码。当和数小于等于9时，8421BCD码与二进制码相同。但当和数大于9时，8421BCD码产生进位（逢十进一），所以用二进制全加器对两个8421BCD码相加后，需要将二进制表示的和数转换成8421BCD码。转换原理：4位二进制数是逢十六进一，4位BCD码是逢十进一，所以当二进制数表示的和数大于9时，就应加6实现逢十进一，而小于等于9不加6，电路如图A5.8所示。题5.11 在某项比赛中，有A，B，C三名裁判。其中A为主裁判

21、。当两名（必须包括A在内）或两名以上裁判认为运动员合格后发出得分信号。试用4选1MUX设计此逻辑电路。解 列出真值表。设合格为1，不合格为0，A，B，C为输入逻辑变量，F为输出逻辑变量，其真值表如表A5.11所示。确定地址输入变量 令。写出F的表达式。确定，使Y=F。 把F表达式与4选1MUX的功能表达Y式相比较，并取，则有Y=F。画逻辑图如图A5.11所示。表A5.11 真值表输入输出ABCF00000010010001101000101111011111题5.12试用双四选一74LS153设计全减器电路。解：（）列真值表，如表A5.12所示。分别为被减数，减数，为低位向本位的借位，为本位向

22、高一位的借位。表A5.120000111100110011010101010110100101110001(2) 表A5.12的逻辑函数与四选一的输出逻辑函数对比。并画出逻辑图对比可采用逻辑函数式对比，也可以采用真值表对比。方法一：采用逻辑函数式对比表A5.12的输出的表达式分别为对于输出分别进行设计，先设计。利用74LS153的一个四选一，如令则令，则上两式对比结果为：。设计。与上述方法同，令74LS153的，则有画出逻辑图，如图A5.12所示。题5.14 用8选1数据选择器74LS151实现逻辑函数解：当使能控制端时，8选1数据选择器输出与输入之间的关系表示为8选1数据选择器有3位地址输入

23、（n=3），能产生任何形式的四变量以下的逻辑函数，故可将给定的函数式化成与上式完成对应的形式 对照两式，令可得电路的接法如图A5.14所示。三、试画出用三个二输入的“与非”门实现的等效逻辑电路图。解：将表达式化成“与非与非“表达式如下后，即可画出电路图。题4.2 电路如图4.2(a)、(b)、(c)、(d)所示，试找出电路中的错误，并说明为什么。解 ：图(a)：电路中多余输入端接“1”是错误的，或门有一个输入为1，输出即为1。图(b)：电路中多余输入端接“0”电平是错误的，与门输入有一个为0，输出即为0。图(c)：电路中两个与门输出端并接是错误的，会烧坏器件。因为当两个与非门的输出电平不相等时

24、，两个门的输出级形成了低阻通道，使得电流过大，从而烧坏器件。图(d)：电路中两OC门输出端虽能并接，但它们没有外接电阻至电源，电路不会有任何输出电压，所以是错误的。题4.3如图P4.3所示的电路，写出输出端的逻辑函数式，并分析电路的逻辑功能。解：由题意知：输出为，输出为，输出为，输出为。根据OC门的线与功能，可以求得的逻辑函数： ，该电路实现异或功能。题4.5 CMOS门电路如图P4.5所示，分析电路的功能，写出功能表，并画出相应的逻辑符号。解：真值表见表A4.5所示。 1 0 00 1高阻10分析：时，TG截止，输出高阻态;时，TG导通，逻辑符号如图A4.5。解：(a) 是一个六输入的与非逻

25、辑关系；(b) 是一个六输入的或非逻辑关系；(c) 五输入与非逻辑关系；(d) 题 4.14 用增强型NMOS管构成的电路如图4.14所示。试写出的逻辑表达式。一、选择题 （1）满足 b 时，与非门输出为低电平。(a) 只要有一个输入为高电平 (b) 所有输入都是高电平(c) 所有输入都是低电平 （2）对于未使用的或非门输入，正确的处理方法是 a 。(a) 连接到地(b) 直接连接到Vcc(c) 通过电阻连接到地 （3）异或门的等效电路包含 b 。(a) 两个或门、一个与门和两个非门(b) 两个与门、一个或门和两个非门(c) 两个与门和一个或门五、利用逻辑代数的基本公式和常用公式化简以下各式。

26、 （4） （5）六、用卡诺图化简法化简以下逻辑函数 （1） （2） 七、用卡诺图化简法化简以下逻辑函数（1） 给定的约束条件为（2） 给定的约束条件为 题2.5写出下列各式的反函数。（1） （4） 题2.6 写出下列各式的对偶式。（1） （2）题2.13化简下列逻辑函数（方法不限）。（1） （2）五、4. 5. 六、1.2七、（1）； （2）或或或； 题2.51. 解:4解： 题2.6 1. 2. 题2.131. 2. 或一、填空题1. 在时间和数值上都是连续变化的信号是_模拟_信号；在时间和数值上是离散和量化的信号是_数字_信号。2. 表示逻辑函数常用的方法有种，它们是_真值表，_逻辑函数式

27、_，_逻辑图_，_卡诺图_。二、请完成下列题的进制转换 1. 89；2. 10000.1011 题1.11 写出下列BCD码对应的十进制数。（1）(0)8421BCD （2）()8421BCD 答: 596；247；2796 一、填空题1十进制数315转换为二进制数为（ ）。A0001 1001 1001 B0001 0011 1011C0100 1001 1101 D0100 1001 011028421BCD码()转换为十进制数为( )。A38 B82 C52 D283有一个8位D/A转换器，设它的满度输出电压为25.5V，当输入数字量为时，输出电压为（ ）。A12.5V B12.7V C

28、23.7V D25V4如果异步二进制计数器的触发器为10个，则计数状态有（ ）种。 A20 B200 C1000 D10245一片存储容量为8K*4的只读存储器ROM芯片应该有（ ）条地址线。 A10 B11 C2 D136对于四位二进制计数器，初始状态为0000，经过100个脉冲后进入（ ）状态。A0100 B0001 C0011D10007下列说法正确的是( )。A双极型数字集成门电路是以场效应管为基本器件构成的集成电路；BCOMS集成门电路集成度高，但功耗较高；CTTL逻辑门电路是以晶体管为基本器件构成的集成电路；DTTL逻辑门电路和COMS集成门电路不能混合使用。8一个4位串行数据，输

29、入4位移位寄存器，时钟脉冲频率为1KHZ，经过（ ）可以转换为4位并行数据输出。A8ms B4ms C2ms D1ms9下列逻辑代数基本运算关系式中不正确的是（ ）。AA+A=A BAA=A CA+0=0 DA+1=1104分频电路是指计满（ ）个时钟脉冲CP后产生一个输出信号。A2 B4 C6 D811下列逻辑电路中为时序逻辑电路的是( )。A.变量译码器 B.加法器C.数码寄存器D.数据选择器12. N个触发器可以构成能寄存（ ）位二进制数码的寄存器。 A.N-1 B.N C.N+1 D.2N13. 有一个与非门构成的基本RS锁存器，欲使该锁存器保持原态即Q(n+1）=Qn 则输入信号应为

30、（ ）。 A.SR0B.SR1C.S1，R0D.S0，R114.逻辑表达式（AB）（AC）（ ）。A. ABAC B.ABC C. BAC D.CAB15.设则它的反函数是（ ）。A. B. C.D.16.最小项的逻辑相邻项是（ ）。A.ABCDB.C.D.17.对于JK触发器，输入J0，K1，CP脉冲作用后，触发器的次态应为（ ）。 A.0B.1C.d D.不确定18一个T触发器，在T=0时，加上时钟脉冲，则触发器（ ）。A翻转B置1C保持原态D置0 19比较两个一位二进制数A和B,当A=B时输出F=1,则F的表达式是（ ）。 AF=AB B C DF=AB20二输入端或非门，其输入端为A、

31、B，输出端为Y，则其表达式Y= （ ）。 AAB B C DA+B1构成组合逻辑电路的基本逻辑单元电路是（ ）。2体现A/D和D/A转换器的工作性能的技术指标，可采用（ ）和转换速度两个参数描述。3当七段显示译码器的输出为高电平有效时，应选用共（ ）极数码管。4触发器异步输入端为低电平有效时，如果异步输入端RD=1，SD=0，则触发器直接置成（ ）状态。5数字电路中，常用的脉冲波形产生电路是（ ）器。6几个集电极开路与非门（OC门）输出端直接相连，配加负载电阻后实现（ ）功能。7对于D/A转换器，其转换位数越多，转换精度会越 ( ) 。8若用二进制代码对48个字符进行编码，则至少需要 （ ）位

32、二进制数。9一个逻辑函数，如果有n个变量，则有（ ）个最小项。10十六路数据选择器，其选择控制输入端有（ ）个。三、分析计算题（共32分）A2A1A0D0D1D2D3D4D5D6D7Sa1a0b1YYFF174LS151b01八选一数据选择器74LS151的真值表如下表，图为由八选一数据选择器构成的组合逻辑电路，图中a1a0、b1b0为两个二位二进制数，试列出电路的真值表，并说明其逻辑功能。（10分）2写出下图所示电路中各触发器的驱动方程、状态方程，画出其状态表、状态图、时序图，并且分析电路的功能。(16分)3两相脉冲产生电路如下图所示，试画出在CP作用下、的波形，并说明、的相位差。设各触发器

33、的初始状态为0。4图示D/A转换器。已知R=20K,Vref=20V；当某位数为0，开关接地，为1时，开关接运放反相端。试求（1）V0的输出范围；(2)当D3D2D1D0=1110时，V0=？ D0D1D2D3S0S1S2S3VrefRRR2R2R2R2R2RRvO+-四、设计题1举重比赛中有A、B、C三名裁判，A为主裁，当两名或两名以上裁判（必须包括A在内）认为运动员上举杠铃合格，才能认为成功。（1）要求列真值表用与非门电路设计该逻辑电路。（2） 用74LS138芯片配合适当的门电路设计该逻辑电路。2试利用四位同步二进制计数器74HCT161的清零计数功能设计一个24进制计数器。3试利用55

34、5定时器产生一个周期性的矩形脉冲信号，使其高低电平之比近似为7：3，振荡频率为1kHz，画出实现电路图，标明参数关系。一、选择题1234567891011121314151617181920BCCDDACBCBCBBBCAACDC二、填空题 1逻辑门电路；2转换精度； 3阴；41；5多谐振荡器；6线与；7高；86；92n；104三、分析计算题a0 b0 a1 b1F0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 01 0 0 11 0 1 0 1 0 1 11 1 0 01 1 0 11 1 1 01 1 1 1 10010000000001001（10分）1函数F表达式为：（4分）函数真值表（4分）该电路可以实现两个二位二进制数是否相等的判定。（2分）计数脉冲序号Q3n Q2n Q1n Q0nQ3n+1 Q2n+1 Q1n+1 Q0n+101234567890 0 0 00 0 0 10 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 0 0 0 10 0 1 0 0 0 1 1 0 1 0 0 0 1 0