《硬件工程师笔试题附答案(共2页).doc》由会员分享，可在线阅读，更多相关《硬件工程师笔试题附答案(共2页).doc（2页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、精选优质文档-倾情为你奉上一、 填空题（每题5分，8题，共40分）1. 二极管的导通电压一般是 0.7V 。2. MOS管根据掺杂类型可以分为 NMOS 、 PMOS 。3. 晶体三极管在工作时，发射结和集电结均处于正向偏置，该晶体管工作在 饱和 状态。4. 二进制数()2转换成十六进制数是 D2 。5. 贴片电阻上的103代表 10kW 。6. 输出使用 OC门或OD门 实现线与功能。7. 假设A传输线的特征阻抗是70欧姆，B传输线的特征阻抗是30欧姆，A传输线与B传输线相连，那么它们之间的反射系数是 0.4 。（-0.4也可以是正确答案）8. 假设模拟信号的输入带宽是10Hz1MHz，对信
2、号进行无失真采样的最低频率是 2MHz 。二、 问答题（每题10分，6题，共60分）1. 单片机上电后没有运转，首先要检查什么？（10分）答案：第一步，测量电源电压是否正常；第二步，测量复位引脚是否正常；第三步，测量外部晶振是否起振。2. 请分别画出BUCK和BOOST电路的原理框图。（10分）BUCK电路：BOOST电路：3. 请画出SAR型（逐次逼近型）ADC的原理框图，或者描述SAR型ADC的工作原理。（10分）SAR型ADC包括采样保持电路(S/H)、比较器(COMPARE)、数/模转换器(DAC)、逐次逼近寄存器(SARREGISTER)和逻辑控制单元(SARLOGIC)。模拟输入电
3、压VIN由采样保持电路采样并保持，为实现二进制搜索算法，首先由SARLOGIC控制N位寄存器设置在中间刻度，即令最高有效位MSB为“1”电平而其余位均为“0”电平，此时数字模拟转换器DAC输出电压VDAC为0.5VREF，其中VREF为提供给ADC的基准电压。由比较器对VIN和VDAC进行比较，若VINVDAC，则比较器输出“1”电平，N位寄存器的MSB保持“1”电平；反之，若VNVDAC，则比较器输出“0”电平，N位寄存器的MSB被置为“0”电平。一次比较结束后，MSB被置为相应的电平，同时逻辑控制单元移至次高位并将其置“1”，其余位置“0”，进行下一次比较，直至最低有效位LSB比较完毕。整
4、个过程结束，即完成了一次模拟量到数字量的转换，N位转换结果存储在寄存器内，并由此最终输出所转化模拟量的数字码。4. 请将下图所示的英文翻译为中文。（10分）答案：使用交流耦合的方式将单端CMOS时钟信号送人CLKP引脚，CLKM引脚使用0.1uf的电容耦合到地，如下图136所示。然而，要实现最优性能必须使用差分输入，因为可以减小共模噪声的干扰。为实现高频输入采样，TI推荐使用低抖动时钟。带通滤波器可以减小抖动带来的影响。非占空比50%的时钟信号不会影响ADC的性能。5. 请描述ARM或者FPGA各电压的上电时序，一般采用何种方式控制上电时序。（10分）答案：核电压最先上电，然后辅助电压上电，IO口电压最后上电。 一般采用power good引脚控制上电的时序6. 请列出你常用的器件型号，并描述其功能和性能，最少描述两种。（10分）无正确答案，发挥题专心-专注-专业