《《数字电路分析》实验指导书与报告册(共33页).doc》由会员分享，可在线阅读，更多相关《《数字电路分析》实验指导书与报告册(共33页).doc（33页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、精选优质文档-倾情为你奉上数字电路分析实验指导书与报告册数字电路分析课程包开发项目组2013年8月目 录实验一 基本逻辑门电路的测试一、实验原理 集成逻辑门电路是最简单、最基本的数字集成元件。任何复杂的组合电路和时序逻辑电路都可通过门电路适当的组合连接起来。常用的有TTL门电路和CMOS门电路。在数字电路中，所谓“门” 就是实现一些基本逻辑关系的电路。最基本的逻辑关系有与、或、非三种，所以最基本的逻辑门有与门、或门和非门。 与门是执行与功能的逻辑部件，其逻辑关系的特点是：只有当全部输入端都是高电平时，输出才是高电平；只要有一个输人端为低电平，输出端就为低电平。例如逻辑表达式可写为：Y=AB。或
2、门是执行或功能的逻辑部件。其逻辑关系的特点是：只要有一个输入为高电平，输出就是高电平；只有全部输入为低电平，输出才是低电平。逻辑表达式可写为：Y=A+B。 非门是执行非功能的逻辑部件。其逻辑关系的特点是：输入端为高电平，输出才是低电平；输入为低电平时，输出端为高电平。逻辑表达式为：Y=。在门电路中，应用最广泛的是与非门，把与门和非门连接起来就是与非门。其逻辑关系的特点是：只有当全部的输入端都为高电平时，输出才是低电平。只要有一个输入为低电平，输出就是高电平。2输入端与非门的逻辑表达式可写成：Y=，其逻辑功能如表9-1。同理，将或门同非门连接起来，就可构成或非门，其逻辑关系特点是：只有当全部的输
3、入为低电平时，输出才是高电平，只要有一个输入为高电平，输出就是低电平。2输入端或门的逻辑表达式可写成：Y=。说明：在数字电子技术里面，常常要遇到高电平、低电平这一术语，高电平指电压为2.4V以上的输入输出，低电平常为低于0.8V，但由于器件件制造中的差异，输出高、低电平略有不同。表1-1 2输入端与非门功能表输 入A0011B0101 输 出Y1110二、实验目的1掌握真值表的查阅方法；2掌握数字电子技术实验箱的基本使用方法；3掌握数字集成电路的基本使用；4熟悉并掌握门电路逻辑功能的测试、功能转换及测试方法；5学会用与非门构成其他门电路逻辑功能的方法。三、实验仪器及设备序号名称及型号数量序号名
4、称及型号数量1数字电路实验箱1474LS00若干2万用表174LS021四、实验内容及步骤1.教师先介绍数字电路实验箱的使用方法。2.与非门逻辑功能的测试任选74LS00中一个独立的与非门，输入分别接高、低电平（在本实验教材中，输入高、低电平由数据逻辑开关的输出提供）。输出接电平显示器发光二极管，当光二极管发光时，表示输出为高电平；如果发光二极管不亮则表示输出为低电平。并用万用表测试输出端的电压，并将结果填入表1-2中： 表1-2 74LS00功能测试表 输 入 A 0 0 1 1 B 0 1 0 1 输 出状 态（Y）电 压（V）3或非门功能测试任选取74LS02中的一个独立的或非门，其输入
5、端分别输入高低电平，输出接发光二极管，测试其功能并填入表1-3中。表1-3 或非门功能测试输入A0011B0101 输 出Y4用与非门构成其它功能逻辑门(1) 用二输入与非门构成二输入与门电路，并将结果填入表1-4中：表1-4 与门功能测试表 输 入 A 0 0 1 1 B 0 1 0 1 输 出 Y(2) 用二输入与非门构成或非门电路，将其结果填入表1-5中。表1-5 或非门功能测试表 输 入 A 0 0 1 1 B 0 1 0 1 输 出 Y(3) 组成异或门电路，将其结果填入表1-6中。表1-6 异或门功能测试表 输 入 A 0 0 1 1 B 0 1 0 1 输 出 Y五、实验问题与分
6、析1. 在什么情况下与非门输出高电平或低电平？其电压值分别是多少？2. 在什么情况下或非门输出高电平或低电平？其电压值分别是多少？3. 若用或非门实现本次实验要求的逻辑关系，应该如何完成功能转换？作出转换的逻辑电路图。指导老师签字：实验日期：实验二 组合逻辑电路设计一、实验原理组合逻辑电路的设计，就是如何根据文字描述的逻辑功能要求，设计出能实现该功能而采用器件最少的最佳电路。组合逻辑电路是最常见的逻辑电路，其特点是任何时刻的输出信号（状态）仅取决于该时刻的输入状态，而与信号作用前电路原来状态无关。 组合逻辑电路的设计步骤 真 值 表如图2-1所示，先根据设计 任务要求，列出真值表，然后利用卡诺
7、图或代数法求出最简 逻辑表达式 卡 诺 图的逻辑表达式，进而画出逻辑电路图，并用逻辑门或组件构成实际电路，最后由测试验证 简化的逻辑表达式实际电路其逻辑功能，如符合要求，即完成了设计。 逻 辑 图 图2-1 组合逻辑电路设计的步骤组合逻辑电路设计步骤： （1）根据设计任务设定开关变量。（2）列真值表（3）化简，用卡洛图或代数化简方法化简。（4）对应每一个输出写出逻辑函数最小项之和的表达式（与非项之和）。 列出表达式后，接着进行化简，然后根据最简的逻辑表达式画出逻辑图。最后，还要根据使用场合和技术要求等多方面因素，如对电路的速度、功耗、成本、可靠性、逻辑功能的灵活性合理地选取器件，才算完成设计任
8、务。二、实验目的1掌握组合逻辑电路的设计原理与步骤和功能测试的基本方法；2验证所设计的组合逻辑电路（如三人表决器等）的功能；3了解数字电路的合理布线方法；4学习数字电路简单故障的检测方法。三、实验设备与器材序号名称及型号数量序号名称及型号数量1数字电路实验箱1374LS00若干2万用表1四、实验内容及步骤以下列出的实验课题共五个，1.三人多数表决电路，表决结果用指示灯显示，当多数赞成则指示灯亮，反之则不亮。要求：用74LS00实现。2.最少的与非门组成半加器电路。要求：用74LS00实现。3.某车间有三台机器，用红、绿二个故障指示灯表示机器的工作情况。当只有一台机器有故障时，绿灯亮；若有二台机
9、器有故障时，红灯亮；只有当三台机器都发生故障时，才使红、绿两灯都亮；设计一个控制电路实现对上述控制。要求：用74LS00实现。使用的集成电路器件的片数最少。4.设计一个能判别一位二进制数A和B大小的比较电路。画出逻辑电路图用L1、L2、L3分别表示三种状态，即L1（AB），L2（AB），L（A=B）。要求：用74LS00实现。5.设计一个字符显器，要求输入为A、B，输出用共阴极数码管的各段显示L、H、E、F，见表2-1所示：表2-1 字符显示器输入A0011B0101 输 出YLHEF所设计电路逻辑表达式及电路图（要求用直尺、铅笔画图）：五、实验问题与分析 1总结设计组合逻辑电路的方法。2若用
10、或非门实现实验所设计的电路，比用与非门实现的电路，哪一种简单？试画出电路图。3总结本次实验过程中所遇到的问题，分析其原因，以及最后解决的方案。指导老师签字：实验日期：实验三 555集成电路的应用一、实验原理1555电路的工作原理555电路的内部电路方框图如图3-1所示。它含有两个电压比较器，一个基本RS触发器，一个放电开关管T，比较器的参考电压由三只5K的电阻器构成分压器提供。它们分别使高电平比较器A1的同相输入端和低电平比较器A2的反相输入端的参考电平为2/3VcC和1/3VCC。A1与A2的输出端控制RS触发器状态和放电管开关状态。当输入信号自6脚，即高电平触发输入并超过参考电平2/3VC
11、C时，触发器复位，555的输出端3脚输出低电平，同时放电开关管导通；当输入信号自2脚输入并低于1/3VCC时，触发器置位，555的3脚输出高电平，同时放电开关管截止。 复位端，当0，555输出低电平。平时端开路或接VCC。Vc是控制电压端(5脚)，平时输出2/3VCC作为比较器A1的参考电平，当5脚外接一个输入电压，即改变了比较器的参考电平，从而实现对输出的另一种控制，在不接外加电压时，通常接一个0.01F的电容器到地，起滤波作用，以消除外来的干扰，以确保参考电平的稳定。图3-1 555定时器内部框图及引脚排列T为放电管，当T导通时，将给接于7脚的电容器提供低阻放电通路。555定时器主要是与电
12、阻、电容构成充放电电路，并由两个比较器来检测电容器上的电压，以确定输出电平的高低和放电开关的通断。这就很方便地构成从微秒到数十分针的延时电路，可方便地构成单稳态触发器，多谐振荡器，施密特触发器等脉冲产生或波形变换电路。TH-高电平触发端：当TH端电平大于2/3V ，输出端OUT呈低电平，CC端导通。-低电平触发端：当端电平小于1/3V时，OUT端呈现高电平，CC端关断。-复位端：0，OUT端输出低电平，CC端导通。VC-控制电压端：VC接不同的电压值可以改变TH，的触发电平值。Ci-放电端：其导通或关断为RC回路提供了放电或充电的通路。OUT-输出端。 VCC-接正电源端。 GND-接地端。表
13、3-1 555功能表THOUTTXXLL导通HL导通H原状态原状态HH关断2555定时器的典型应用(1)构成多谐振荡器如图3-2(a)所示由555定时器和外接元件R1、R2、C构成多谐振荡器，脚2与脚6直接相连。电路没有稳态，仅存在两个暂稳态，电路亦不需要外加触发信号，利用电源通过R1、R2向C充电，以及C通过R2向放电端CC放电，使电路产生振荡。电容C在1/3VCC和2/3VCC之间充电和放电，其波形如图17-2(b)所示。输出信号的时间参数是Ttwl+tw2，twl0.7(R1十R2)C，tw20.7R2C。图3-2 多谐振荡器 555电路要求Rl与R2均应大于或等于1K，但R1+R2应小
14、于或等于3.3M。 占空比q=twl/(tw1+tw2) 外部元件的稳定性决定了多谐振荡器的稳定性，555定时器配以少量的元件即可获得较高精度的振荡频率和具有较强的功率输出能力。因此这种形式的多谐振荡器应用很广泛。(2)组成占空比可调的多诸振荡器图3-3 占空比可调的多荡器电路如图3-3所示，它比图3-2所示电路增如了一个电位器和两个导引二极管。D1、D2用来决定电容充、放电电流流经电阻的途径(充电时D1导通，D2截止；放电时D2导通，D1截止)。 占空比q=twl/(tw1+tw2)0.7RAC/0.7C(RA+RB)=RA/(RA+RB)可见，若取RARB电路即可输出占空比为50的方波信号
15、。（3）构成单稳态触发器图3-4(a)为由555定时器和外接定时元件R、C构成的单稳态触发器。触发电路由C1、Rl、D构成，其中D为嵌位二极管，稳态时555电路输入端处于高电平，内部放电开关管T导通，输出端输出低电平，当有一个外部负脉冲触发信号经Cl耦合到2端。并使2端电位瞬时低于1/3VCC，低电平比较器动作，单稳态电路即开始一个暂态过程，电容C开始充电，Vc按指数规律增长。当VC充电到2/3VCC时，高电平比较器动作，比较器A1翻转，输出Vo从高电平返回低电平，放电开关管T重新导通，电容C上的电荷很快经放电开关管放电，暂态结束，恢复稳态，为下个触发脉冲的来到作好准备。波形图如图3-4(b)
16、所示。暂稳态的持续时间Tw(即为延时时间)决定于外接元件R、C的大小。暂稳态时间为：Tw1.1RC 通过改变R、C的大小，可使延时时间在几个微秒到几十分钟之间变化。当这种单稳态电路作为计时器时，可直接驱动小型继电器，并可以使用复位端(4脚)接地的方法来中止暂态，重新计时。此外尚须用一个续流二极管与继电器线圈并接，以防继电器线圈反电势损坏内部功率管。（a） (b)图3-4 单稳态触发器(4)组成施密特触发器电路如图3-5所示，只要将脚2、6连在一起作为信号输入端，即得到施密特触发器。图3-6示出了Vs，Vi和Vo的波形图。设被整形变换的电压为正弦波Vs，其正半波通过二极管D同时加到555定时器的
17、2脚和6脚，得Vi为半波整流波形。当Vi上升到2/3VCC时，Vo从高电平翻转为低电平；当Vi下降到1/3Vcc时，Vo又从低电平翻转为高电平。 回差电压 V2/3Vcc- 1/3Vcc=1/3Vcc 图3-5 施密特触发器 图3-6 施密特触发器波形 二、实验目的1熟悉555时基电路的结构和工作原理。2掌握555型集成时基电路的基本应用。三、实验设备与器材序号名称及型号数量序号名称及型号数量1数字电路实验箱14NE555时基电路22数字万用表15电阻、电容、二极管若干3示波器YB4320G16信号发生器1四、实验内容与步骤1多谐振荡器按图3-2（a）典型电路图接线，用双踪示波器观测电容电压V
18、c，输出电压Vo波形表3-1 多谐振荡器输出理论、实测对照表参数测量值理论值R2Cu0Tu0T=0.7（R1+R2）C5.1k0.01uF5.1k0.33uF10k0.01uF波形，测定周期。然后按表3-1改变电路参数，将测量结果填入表3-1中。所观察到的波形：2构成单稳态电路按图按图3-4（a）接线。要求触发信号的脉冲宽度小于TW，改变R、C的大小，观测输出波形并记录输出暂稳态时间。3、施密特触发器按图3-5接线，输入信号由音频信号源提供，预先调好Vs的频率为lKHz，接通电源，逐渐加大Vs的幅度，观测输出波形，测绘电压传输特性，算出回差电压U。4利用555定时器设计制作一只触摸式开关定时控
19、制器，每当用手触摸一次，电路即输出一个正脉冲宽度为10S的信号。试搭出电路并测试电路功能。5模拟声响电路按图3-7接线，组成两个多谐振荡器，调节定时元件，使I输出较低频率，为高频振荡器，连好线，接通电源，试听音响效果。调换外接阻容元件，再试听音响效果。图3-7 模拟声响电路五、实验问题分析1.555定时器构成的振荡电路，其振荡周期和占空比的改变与哪些参数有关？若只改变周期而不改变占空比，应如何调整元件参数？2555定时器构成的单稳态触发器输出脉冲的宽度和周期由什么决定？指导老师签字：实验日期：实验四 触发器功能测试一、实验原理触发器是组成时序逻辑电路的最基本的单元电路，不仅作为独立的集成元件被
20、大量使用，而且还是组成计数器、移位寄存器或其它时序电路的基本电路。触发器按其电路结构可分为钟控式、维持阻塞式、主从式和边沿触发式；按其触发方式可分为电平触发和边沿触发两种；按照不同的逻辑功能，把触发器分为RS、D、JK、T、T五种类型，应用比较广泛的是D触发器和JK触发器。因此，熟悉各类触发器的功能，掌握和熟悉地应用各种集成触发器，就显得十分必要和重要。图4-1 74LS74D触发器引脚排列图及逻辑符号图4-2 74LS112 J-K触发器引脚排列图及逻辑符号1D触发器74LS74是TTL双D触发器，采用维持阻塞六门形式的电路结构，引脚排列及逻辑符号如图14-1所示。其中和 端为异步置0，置1
21、端(或异步复位，置位端)，和端的小圆圈表示负脉冲或低电平有效。CP为时钟脉冲输入端，上升沿触发。为同步输入端。、为互补输出端。它的特征方程为：触发器的输出除受异步输入端的控制之外，触发器工作同步方式时具有置“”、置“”两种功能。当同步输入端为“”时，触发器置“”，为“”时，触发器置“”。只是输出状态的改变要在时钟脉冲CP的触发下才能完成。2JK触发器74LS112是下降沿触发的TTL双JK触发器，逻辑符号及外线排列见图4-2，其中和为异步复位、置位端，为时钟脉冲输入端，端的小圆圈表示下降沿触发，J、K为同步输入端，Q、为两个互补输为出端。它的特征方程是： 图4-3 T触发器JK触发器工作在同步
22、方式时，具有置“”，置“”，保持，翻转等多种功能，其输出状态的改变也要在时钟脉冲CP的触发下才能完成。异步输入端，不受时钟CP的限制，无论同步输入端CP脉冲处于什么状态，只要在相应在异步输入端加入有效电平，就直接可以使触发器复位或置位。当触发器用于同步工作时，必须将异步输入端置于无效电平。3T和T触发器 T触发器是一种只有一个控制端T、具有保持和反转两种功能的触发器。将JK触发器的J、K端相连，令便得到T触发器。图4-3为T触发器的逻辑图T触发器的特性方程为： ，T触发器的逻辑功能可以概括为：时，,保持；时, ,翻转。如果T输入端恒为高电平，T触发器 就成了T触发器（可以看成是T触发器在T=1
23、或JK触发器在条件下的特例），它没有控制输入端，因而也没有驱动表。T触发器的特性方程为： 二、实验目的1. 熟悉D、JK触发器的特性和功能，掌握测试触发器的逻辑功能的方法2. 学会正确使用触发器集成芯片。3. 理解集成JK、D、T触发器互相转换的方法三、实验设备及器材序号名称及型号数量序号名称及型号数量1数字电路实验箱14信号发生器1274LS7415示波器1374LS1121四、实验内容及步骤174LS74 D触发器功能测试（1）直接置位（）端、复位（）端功能测试。利用开关按表4-1 改变、的逻辑状态（D，CP状态随意），借助电平显示器观察相应的Q、状态，结果记入表4-1中。表4-1 D触发
24、器置位、复位功能测试序号CPD101210311401500（2）同步输入端的逻辑功能测试 在CP时，将触发器现态置“”（n），从CP端输入单个脉冲,按表4-2改变开关状态，将测试结果记入表4-2中。然后将触发器置“”（n），并重复上述实验过程，将以上测试结果填入表4-2中。表4-2 D触发器同步功能测试输 入输 出 n+1DCP原状态n=0原状态n=1011011=11?111011=11?274LS112 J-K触发器功能测试（1）直接置位（）复位（）功能测试利用开关按表4-3改变 和的状态，J、K、CP可以为任意状态，借助电平显示器观察输出状态，并将结果记入表4-3中。 表4-3 JK触
25、发器复位、置位功能测试输 入输 出CPJKQ01111000（2）同步功能测试。在CP时，将JK触发器现态置“”（n），然后将=1，从CP端输入单个脉冲，按表14-4改变开关状态，根据电平显示器显示的状态吗，将Q端状态记入表4-4中。然后将触发器置“”（n），并重复上述实验过程，将以上测试结果填入表4-4中。表4-4 Jk触发器同步功能测试CP0=?0=?0=?0=?J000111111000K111000111000Qn=0Qn=13触发器功能转换 （1）将触发器转换成触发器令1，将D和端相连，触发器转换电路如图4-4。在CP端输入1kHz连续脉冲，用双踪示波器观察并记录Q相对于CP的波形，
26、比较它们的频率关系。图4-4 T触发器及输出波形（2）J-K触发器转换成T 触发器 画出设计电路，在触发器时钟CP端接入1KHz脉冲，用双踪示波器观察并记录输出端Q相对于CP的波形，比较两者的频率关系及触发方式。六、实验问题分析1根据JK触发器和D触发器逻辑功能的验证结果，列出它们的功能表。2画出触发器功能转换的逻辑图，输入输出波形图指导老师签字：实验日期：实验五 循环彩灯控制电路的制作一、实验原理寄存器是用来存放二进制数据或代码的电路，是一种基本时序电路。任何现代数字系统都必须把需要处理的数据和代码先寄存起来，以便随时取用。寄存器分为基本寄存器和移位寄存器两大类。基本寄存器的数据只能并行输入
27、、并行输出。移位寄存器中的数据可以在移位脉冲作用下依次逐位右移或左移，数据可以并行输入、并行输出，串行输入、串行输出，并行输入、串行输出，串行输入、并行输出。寄存器的应用很广，特别是移位寄存器，不仅可将串行数码转换成并行数码，或将并行数码转换成串行数码，还可以很方便地构成移位寄存器型计数器和顺序脉冲发生器等电路。中规模集成电路74LS194就是具有左、右移位、清零、数据并入 / 并出（串出）等多种功能的移位寄存器。它的管脚排列见图15-1。图5-1 74LS194管脚排列图74LS194具有如下功能：（1）清除：当CR= 0时,不管其它输入为何状态,输出为全0状态。（2）保持：CP = 0,C
28、R = 1时,其它输入为任意状态,输出状态保持。或者CR = 1,M1、M0均为0,其它输入为任意状态,输出状态也将保持。（3）置数（送数）：CR= 1,M1 = M0 = 1,在CP脉冲上升沿时,将数据输入端数据D0、D1、D2、D3置入Q0、Q1、Q2、Q3中并寄存。（4）右移：CR= 1,M1 = 0,M0= 1,在CP脉冲上升沿时,实现右移操作,此时若DSR= 0,则0向Q0移位,若DSR= 1,则1向Q0移位。（5）左移：CR= 1,M1= 1,M0= 0,在CP脉冲上升沿时,实现左移功能。此时若DSL= 0,则把0向Q3移位,若DSL= 1,则把1向Q3移位。二、实验目的1掌握集成
29、移位寄存器的功能测试方法；2掌握移位寄存器的应用。三、实验设备与器材序号名称及型号数量序号名称及型号数量1双棕示波器YB4320G12信号发生器EE1641G13万用表14数字电子技术实验箱1四、实验内容与步骤1集成移位寄存器的基本功能测试选用74LS194集成双向移位寄存器，根据真值表测试器件的功能。并行输入、并行输出工作方式并行输入在CP端接单脉冲，D0、D1、D2、D3和接逻辑开关，Q0-Q3端接电平显示器，M1、M0分别置为“1”、测试步骤如下：首先清零：将清零端置为低电平，使寄存器状态为“0”，然后再将清零端置为“1”。其次输入数码：例如使D0、D1、D2、D3=1010状态。然后寄
30、存数码并显示：在CP端输入一个脉冲，观察输出电平显示器状态，看是否与输入一致。串入、串出、移位工作方式CP端、清零端、M1、M0、D0、D1、D2、D3接法同上，将DSL或DSR接逻辑开关，按如下步骤测试：清零：清零方法同上。输入数码：将M1、M0分别置为“1”“0”或“0”“1”，依次从DSL或DSR输入信号1101（每输入一个数码都要输入一个CP脉冲），边输入数码边观察输出电平显示状态。经受个CP脉冲后，数码输入完毕，此时在串行输入端加“0”信号，再输入4个CP脉冲，观察输出电平显示状态，并记录在自己设计的表格中。（3）要求寄存器为左移工作方式在CP端接单脉冲，Q0-Q3端接电平显示器，M
31、1、M0分别置为M1=“1”、M0=“0”。测试步骤如下：清零：在CP加负脉冲，使寄存器复位。将端置于“1”，在串行输入端Dsl端加“1”并由CP端输入四个单脉冲，观察寄存器的输出显示情况并记录于自己设计的表中。将串行输入DSL端改为“0”电平，再在CP端输入四个单脉冲察寄存器的输出显示情况并记录于表中。（4）寄存器为右移工作方式只要在上电路的基础上，将M1置于“0”电平，M0置于“1”电平，将串行输入端改为DSR，即为右移工作方式。请按（1）的方法测试。2应用设计（一）用74LS194设计四位流水彩灯循环电路，具体花型为：1000 0100 0010 0001 10003应用设计（二）设计一
32、个4路彩灯循环控制电路，具体要求为：4路彩灯从左到右顺次渐亮，全亮后有顺次熄灭，不断循环。五、实验问题分析1绘制在串行输入、串行输出的右移寄存器电路实验中的时钟脉冲及各输出端电压波形，并分析其时序关系。2若要在输出得到一串数：1001或0101，说明可采取哪些方法。指导老师签字：实验日期：实验六 计数器的测试与运用一、实验原理1计数器所谓计数,就是统计脉冲的个数,计数器就是实现“计数”操作的时序逻辑电路。计数器的应用十分广泛, 除用于计数外，还广泛用于分频、数字测量、运算和控制，从小型数字仪表，到大型数字电子计算机，几乎无所不在，是任何现代数字系统中不可缺少的组成部分。计数器种类繁多。根据计数
33、体制的不同,计数器可分成二进制（即2n进制）计数器和非二进制计数器两大类。在非二进制计数器中,最常用的是十进制计数器,其它的一般称为任意进制计数器。根据计数器的增减趋势不同,计数器可分为加法计数器随着计数脉冲的输入而递增计数的；减法计数器随着计数脉冲的输入而递减的,可逆计数器既可递增、也可递减的。根据计数脉冲引人方式不同,计数器又可分为同步计数器计数脉冲直接加到所有触发器的时钟脉冲（CP）输入端；异步计数器计数脉冲不是直接加到所有触发器的时钟脉冲（CP）输入端。本实验选用的TTL集成同步计数器74LS161为四位二进制同步计数器，外加适当的反馈可以构成十六进制以内的任意进制计数器，芯片74LS
34、161外引线排列如图6-1。如图16-1 74LS161外引线排列图它的它的主要功能有：（1）异步清零：当=“0”时，输出全为“0”电平。（3）同步置数：在为无效电平，当=“0”时在时钟脉冲作用下，输出Q的状态和置数输入端的状态保持一致。（3）计数：当、为无效，计数控制端和为“1”时，计数器计数。表6-1 74LS161的功能表 CPCRLDCTt CTp操 作 状 态 # 1 01 1 预 置 # 1 1 0 保 持 # 1 10 保 持 # 1 11 1 计 数 0 清 零（4）保持：计数控制端或为低电平时，计数器禁止计数，为保持状态。2计数器的应用利用集成计数器的清零端和置数端实现归零，
35、从而构成按自然态序进行计数的N进制计数器的方法。（1）用同步置数端归零构成N进制计数器1）写出状态SN-1的二进制代码。2）求归零逻辑，即求同步清零端或置数控制端信号的逻辑表达式。3）画连线图。用74LS161来构成一个十二进制计数器。SNS121100 SN-1S111011 （2）用异步清零端归零构成N进制计数器1）写出状态SN的二进制代码。2）求归零逻辑，即求异步清零端或置数控制端信号的逻辑表达式。3）画连线图。二、实验目的1学习用集成触发器构成计数器的方法。2熟悉中规模集成十进制计数器的逻辑功能及使用方法。3学习计数器的功能扩展。4了解集成译码器及显示器的应用。三、实验设备及器材序号名
36、称及型号数量序号名称及型号数量1双棕示波器YB4320G12信号发生器EE1641G13万用表14数字电子技术实验箱1四、实验内容与步骤1.基本功能测试将74LS161芯片插入实验箱IC空插座中。D0、D1、D2、D3接四位数据开关 ,Q0、Q1、Q2、Q3、CO接五只LED发光二极管,置数控制端LD、清零端CR,分别接逻辑开关,CTP、CTT分别接另二只逻辑开关4,CP接单次脉冲。接线完毕,接通电源,进行74LS161功能验证。（1） 清零：拨动逻辑开关CR= 0则输出Q0 Q3全为0,即LED全灭。（2） 置数：设数据开关 D3 D2 D1 Do = 1010,再拨动逻辑开关LD=0, C
37、R=1,按动单次脉冲(应在上升沿时),输出Q3Q2QlQo = 1010,即D3 Do 数据并行置入计数器中,若数据正确,再设置D3 D0为0111,输入单次脉冲,观察输出正确否(Q3 Q0= 0111) 。如不正确,则找出原因。（3） 保持功能：置CR=LD=1, CTT = 0 或 CTp = 0 ,则计数器保持,此时若按动单次脉冲输入 CP ,计数器输出 Q3 Q0不变（即LED状态不变）。（4） 计数：置CR=LD=1， CTT = CTp = 1则74LS161处于加法计数器状态。这时,可按动单次脉冲输入CP,LED显示十六进制计数状态,即从000000011111进行顺序计数,当计
38、到计数器全为1111时,进位输出LED发光二极管亮（即CO = 1,CO=CTT?Q3?Q2?Q1?Q0）。将CP接单次脉冲的导线去掉,连至连续脉冲输出端,这时可看到二进制计数器连续翻转的情况。2计数器的设计应用（1）利用74LS161和74LS00构成八进制计数器，画出设计图并在实验箱上进行演示。（要求:分别用清零法、置数法实现）（2）利用两片74LS161构成二十四进制计数器，画出设计图并在实验箱上进行演示。五、实验问题分析1绘制十进制计数器CP、Q0、Q1、Q2、Q3五个波形图，并比较其时序关系。2用74LS161设计各种进制的计数器，有几种方法？试用置最小值法设计实验中要求进制的计数器。3试用74LS161设计六十进制的计数器，画出设计电路图。指导老师签字：实验日期：实验七 综合性实验数字译码与显示电路制作一、实验要求1电路中D触发器、分频电路、多谐振荡器、CP时钟脉冲源等单元电路的综合运用。2熟悉数字译码与显示电路制作的工作原理。3了解简单数字系统实验、调试及故障排除方法。二、实验内容1测试各触发器及各逻辑门的逻辑功能。2按实验电路图连接电路3对实验电路进行通电调试4测试数字译码与显示电路制作电路功能三、实验设备与器材1数字电路实验 2双踪示波器3数字频率计（用函数