《基于锁相环的频率合成器的设计与实现(共47页).doc》由会员分享，可在线阅读，更多相关《基于锁相环的频率合成器的设计与实现(共47页).doc（47页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、精选优质文档-倾情为你奉上本科毕业设计论文 题 目 数字锁相环频率合成器的设计研究专业名称 电子信息工程 学生姓名 李研 指导教师 仲瑞鹏 完成时间 2012年6 月 设计 论文毕业 任务书一、题目：数字锁相环频率合成器的设计与研究二、指导思想和目的要求：课题以锁相环为主要器件融合相应的数字电路芯片研究设计的一种信号源。在现代无线通信系统中，对于稳定的频率源的需求也越来越广泛，而频率稳定度问题则已成为许多现代通信系统和设备的一个关键性技术问题。三、主要技术指标：1输出信号源的频率范围10HZ-1MHZ2频率间隔为10HZ。3输出信号为方波，幅度0-10V可调。四、进度与要求:13周课题的调研与
2、题目分析。47周查阅文献资料，准备论文素材。812周完成电路图设计，课题研究与素材资料的整理。1315周撰写论文。16周论文评阅，准备答辩。17周毕业设计论文答辩。五、主要参考书及参考资料:1张厥盛.锁相技术.西安电子科技大学.2006.2 陈有卿.通用集成电路应用与实例分析.中国电力出版社M.2007.3 王公望.现代电子电路应用基础.西安电子科技大学出版社M.2005.4 蒋焕文. 电子测量. 中国计量出版社M.2004.5 （美）舒（Shu,K.L.）.CMOS锁相环：分析和设计.科学出版社M.2007.6 （美）佛朗哥（Franco,S.）.西安交通大学出版社M.2009.7 李金明，
3、刘伟.电子技术实验实训指导.电子工业出版社M.2008.8 李金明，刘伟.电子技术实验实训指导.电子工业出版社M.2008.9 岳怡.数字电路与数字电子技术.西北工业大学出版社M.2007.学生 _ 指导教师 _ 系主任 _专心-专注-专业目 录 摘 要频率源技术是一项技术难度很大的先进电路技术，它的好坏直接影响雷达、导航、通讯、空间电子技术及仪器、仪表等的性能指标。频率源也是现代通信系统的心脏，其稳定与否直接影响到系统的正常工作。现代通信系统对于稳定的频率源的需求也越来越广泛，而频率稳定度问题则已成为许多现代通信系统和设备的一个关键性技术问题。如今锁相技术以其独特和优良的性能在频率合成、调制
4、解调、FM立体声解码等方面普遍应用。 随着现代通信、雷达、电子侦察和对抗技术的飞速的发展，对作为核心部件的频率合成器的性能指标提出了越来越高的要求，宽频带、高频率分辨、低捷变时间、高频率稳定度、低相位噪声、低杂散、能程控等。这些技术要求用普通的模拟电路技术是很难达到的，频率合成技术是产生大量高精度、高稳定度频率信号的主要技术。频率合成器有直接式频率合成器、直接数字式频率合成器及锁相频率合成器三种基本模式，前两种属于开环系统，因此是有频率转换时间短，分辨率较高等优点，而锁相频率合成器是一种闭环系统，其频率转换时间和分辨率均不如前两种好，但其结构简单，成本低。并且输出频率的准确度不逊色与前两种，因
5、此采用锁相频率合成。本文主要讨论了基于锁相环频率合成器的设计问题。以Motorola公司生产的大规模锁相环集成芯片MC14046B为核心元件，外围电路配有CD4522，CD4518，等芯片，设计频率为01MHZ,频率间隔为10HZ的锁相环频率合成器。关键词：频率合成器，锁相环，频率源ABSTRACTFrequency source technology is a technical difficulty advanced circuit technology.Frequency source technology is a technical difficulty advanced circu
6、it technology.It will have a direct impact on the radar navigation, communication ,space electronic technology and performance of the apparatus, etc.The frequency source is the key specification of a modem communication system. The modern communication systems require more and more stable frequency
7、source, and the problem of the frequency stability has become a key technique problem of most electronic instruments. The PLL circuits are global used in modulation and demodulation、frequency synthesize、FM stereo decode and so on. As the electronic technology is developing fantastically fast, the re
8、quest for higher performance of synthesizers is put forward, wide frequency range, high frequency resolution, low jump time, low phase noise, high spurious restraining and controlled by program. These requirements are too hard to be reached by using normal analog circuit. Frequency synthesizer is th
9、e key technology to produce a great deal of high resolution, high stabilization frequency signal.The frequency synthesizer can be classified into direct analogy one、the digital synthesizer and phase locked synthesizer.The fist two belongs to open-loop system,so it has such good character as short ta
10、nsfer time and highly resolution ratio and so on.But the phase locked frequency synthesizer is a close-loop system.Its tansfer time and resolution ratio are not good than the former two.But it has simple structure,low-cost.Besides its output frequency accuracy is as good as the two.So we use the pha
11、se locked to compose.This paper mainly discusses the design problems of frequency synthesizer based on PLL. With the main devices MC14046B、CD4522、CD4518 which are manufactured by MOTOROLA. The work includes designing a PLL which is able to interface with a frequency of 01Mhz and its frequercy interv
12、al is10HZ.KEY WORDS: frequency-synthesizer ,phase locked loop, Lock-in technique前 言频率源是用来提供各种信号的电子设备。频率源也是任何电子系统必不可少的，并且在很大程度上决定了系统的性能，因此我们可称之为电子系统的心脏。频率合成器就是一个高性能的频率源，它可使得从大量频率中选择某一工作频率变得极其精确、迅速和方便。锁相合成技术是基于锁相环路的同步原理，从一个高准确度、高稳定度的参考晶体振荡器，综合出大量离散频率的一种技术。锁相频率合成器技术性能越优，且体积小，成本低，频率步进小，使用方便可靠，因此在目前工程应用比
13、较广泛。其主要缺点是输出相位噪声较差，因为锁相环内使用了分频器，输出相噪与环内分频器种类和分频次数有关，分频次数N越大，相噪越差，一般按201gN变坏。因此使用吞除脉冲分频器的锁相环相噪最好在一l00dBc/Hz，使用小频分频器相对比吞除脉冲分频器好一些。在现代无线通信系统中，频率合成器的高相噪、小步长和低分辨率等指标是决定系统性能的一个关键性因素。高的相噪指标能提高系统的信噪比，降低临近信道干扰，增加信道之间的隔离度；小步长和低分辨率能提供较多的可用频点数。而锁相跳频源作为当今频率源的主流，可见研究其低噪声性能很有现实意义。在具体工程设计中,不论是方案设计还是电磁兼容设计甚至印制板设计，结构
14、设计等都必须围绕如何降低相噪和杂散来考虑。因为低相噪，低杂散设计是靠综合各个方面，全面考虑才能达到目的。随着电子技术、计算机技术、通信技术的迅速发展，锁相环技术的发展也越来越迅速，如今也在电子行业中占据了很重要的位置。 锁相环技术起源于二十世纪30年代，首先提出的是无线电调幅信号的锁相同步检波技术，继而又经过40年的发展，由于半导体技术和集成电路技术的飞速发展，使锁相技术越来越广泛的应用于电子技术领域。频率源技术近30年发展很快，尤其是近10年低相噪技术，低杂散技术和DDS技术突飞猛进，相噪，杂散几年就降低一个数量级，DDS技术更是如此。在国内该技术发展并不理想，由于技术难度大，耗资大，几十年
15、并没有得到十分重视。所以西方人40年代就提出的频率合成观念在国内目前还主要靠进口。大量的合成频率源，频谱分析仪，网络分析仪每台几十万到100万元人民币的价格大量进口，还有合成频率源中的关键元器件，如低相噪晶振，微波小体积滤波器，微波单片放大器等都大量进口。近20年发展起来的DDS合成技术更是如此，百分百的靠进口，该合成技术尽管目前还有一些缺点，但它代表了频率合成技术的方向，解决了一些其它合成技术无法解决的技术难题，使频率源数字化的关键步骤。到20世纪八、九十年代，锁相环路的理论与研究日臻完善，应用范围遍及了整个电子技术领域，随着通信及电子系统的飞速发展，促使集成锁相环和数字锁相环突飞猛进，现在
16、品种齐全繁多，提高系统的工作稳定性和可靠性和小型化，目前仍朝着集成化，数字化，多用化方向迅速发展。集成电路可分为很多种，根据不同的分类方法也可将IC电路分为很多方面，有数字集成电路和模拟集成电路，也可按应用领域分为专用集成电路和通用集成电路等，集成电路的运用也是十分多变和广泛。近几年，我国集成电路产业取得了飞速发展。中国集成电路产业已经成为全球半导体产业关注的焦点，即使在全球半导体产业陷入有史以来程度最严重的低迷阶段时，中国集成电路市场仍保持了优势的年增长率，凭借巨大的市场需求、较低的生产成本、丰富的人力资源以及经济的稳定发展和宽松的政策环境等众多优势条件，使得我国集成电路产业迅速发展壮大。制
17、造业、设计业和封装业等集成电路产业各环节也逐步完善。PLL技术的应用现在已经变得十分广泛，其特点是可靠性高、体积小、价格低。我国曾在若干年前就大力发展集成电路产业，高投入、高利润是IC电路的一大特点。设计所需资金少、成本低、利润高、与市场距离近，是我国集成电路产业发展的突破口。随着电子信息产品，通信、多媒体等的新市场，传统产业改造升级，都给集成电路产业带来新的市场空间，发展前景十分乐观。电子信息行业在前几年曾经十分风靡，最近虽然电子行业发展速度有点缓慢，但今年的十大产业振兴规划中将电子信息产业列入其中，这就是对我国电子信息行业的又一次肯定。相信在不久的将来随着电子信息行业的再次兴起，锁相环技术
18、会更得到充分的应用，将其用于更多的领域，发挥其最大的功效。第一章 锁相环频率合成技术的发展和设计方案综述1.1 频率合成器的概念及其发展频率合成理论由20世纪30年代提出，至今已有80年发展历史。所谓频率合成是指将一个高精度、高稳定度以及高频谱纯度的振荡信号(通常由石英晶体产生)作为基准频率，按需要对其进行加、减、乘、除等基本运算，获得一个或几乎相同频谱纯度的频率信号。频率合成器已广泛用于通信、导航、雷达、电子对抗、航空、航海、计算机、IT行业等各领域。在通信、导航和雷达等设备中，它既是发射机的激励信号源，又是接收机的本地振荡器。随着通信、导航和雷达等技术的发展，对频率源的频率稳定度、频谱纯度
19、、频率范围和分辨率提出越来越高的要求，频率合成器成为决定电子系统性能指标的关键设备，被喻为现代通信电子系统的“心脏”。频率合成器一般分为直接模拟式频率合成器(DAS)、间接锁相环(PLL)频率合成器和直接数字式频率合成器(DDS)三种基本类型。锁相环(PLL) 频率合成器具有频率稳定性高，相位噪声低、体积小、功耗低，电路结构简单，易于集成等优点，因此在现代电子行业中应用广泛。对于频率合成器，主要有六项性能指标：频率范围、频率间隔、频率稳定度、杂散抑制、相位噪声、频率转换时间。这六项指标影响着整个频率合成器的方案论证，成本估算，体积考虑和功耗等方面。其中杂散水平，相位噪声，频率转换时间为最的关键
20、指标。这六项指标为是设计频率合成器的最基本的依据。 随着数字信号理论、计算机技术、DSP 技术及微电子技术的发展，在频率合成领域诞生了一种革命性的技术，这便是二十世纪七十年代出现的DDS(Direct Digital Synthesis)直接数字频率合成技术。1971 年，J.Tierney 和 C.M.Rader 等人在数字频率合成器一文中首次提出了一种新型的频率合成技术直接数字频率合成(DDS)的概念。从而揭开了频率合成技术发展的新篇章，这标志着频率合成技术迈进了第三代。DDS 技术是利用数字方式累加相位，再以相位和来查询正弦函数表得到正弦波的离散数字序列，最后经 D/A 变换形成模拟正弦
21、波的频率合成方法。DDS 频率合成技术的优点是具有超高的捷变速度(0.1s),超细的分辨率(可达1Hz)，以及相位的连续性，可以输出宽带的正交信号，容易实现线性调频和其他各种频率相位幅度调制，输出频率的稳定度及相噪等指标与系统时钟相当，全数字化便于单片集成等优良性能。因此在短短二三十年时间里，得到了飞速的发展和广泛的应用。 另外，有一种典型的频率合成器称为混合式频率合成器（Hybrid Frequency Synthesis） ，如前所述，PLL 频率合成技术具有高频率、宽带、频谱质量好的优点，但是其频率切换速度低，只能达到微秒级。而DDS技术则具有高速频率捷变能力（可以达到纳秒级） 、高度的
22、频率和相位分辨能力，但目前尚不能做到宽带，频谱纯度也不如PLL。在设计电路时经常要在带宽、频率精度、频率切换时间、相位噪声等要求中折衷考虑。因此，出现了多种将两种技术结合起来构成DDS与 PLL混合技术实现频率合成的方案，DDSPLL 频率合成就是以DDS作为 PLL 的参考源驱动 PLL的一类混合型频率合成技术.DDS 有输出步长小而又有较高相噪的优点，但同时又有杂散较多的缺点。而PLL 在输出步长小时，相位噪声差，但它对杂散的抑制性能良好。所以DDS与PLL 两种频率合成技术结合起来，取长补短，相得益彰，是一种非常合理的频率合成解决方案。因此DDSPLL 频率合成已经成为目前使用最为广泛的
23、频率合成技术之一。1.2锁相环频率合成技术的近况及其发展 近年来随着通信技术高速发展，如GSM、GPRS、3G、蓝牙技术乃至已经开始研发设计的4G等移动通信业务高速发展，同时伴随合成孔径雷达、多普勒脉冲雷达等现代军事、国防、航空航天等在科技上的不断创新与进步，世界各国都非常重视频率合成器的发展。所有的这些社会需求以及微电子技术、计算机技术、信号处理技术等本身的不断进步都刺激了频率合成技术的发展。就锁相环频率合成方面而言，随着各生产频率合成芯片的公司如 Motorola、NSC、ADI、PSC 及 Cypress 等公司相继推出各自的优势产品，使得 PLL 频率合成的发展表现出以下趋势： 1.频
24、率合成器芯片各项技术指标大大提高。以 PLL 频综为例，如美国国家半导体公司的LMX243X 频综芯片的噪声基底已达到219dBc/Hz，还有如美国 PEREGEINE 公司的 PE3236等性能优良的频综芯片；同时，PLL 芯片的体积和功耗也越来越小；芯片的工作频率越来越高，如 ADI 公司在 Si 片上生产的 PLL频率合成芯片已能工作到 6GHz。 2.鉴相器不再使用传统的电压型，而是采用电流型电荷泵技术，使得鉴相器的输出变为误差电流而不是误差电压。电荷泵锁相频率源具有低功耗、高速、低抖动、低成本等特点。理想的电荷泵具有无限大的环路增益，若不考虑压控振荡器的电压输入范围，则该环路具有无限
25、大的频率牵引范围。由于电荷泵技术的使用，在锁相环路滤波设计时就可以采用无源的环路滤波器。这样的结果是一方面锁相环仍然可以获得理想二阶环路滤波器的性能；另一方面它可以改善因环路滤波中存在有源器件而使相噪的恶化，视具体情况不同，一般来说有 38dB 的相噪改善。当然，环路中采用有源滤波来抑制杂散又另当别论。 3小数（分数）分频(Fraction-N)频率合成器的崛起。整数分频 PLL 的步长和分辨率是一对矛盾。虽然 DDS 的步长和分辨率可做得很小，但输出频率不高，杂散很大。但现代的分数频率合成器则很好的解决了这个问题。由于采用全数字内插调制器，大大地抑制了量化噪声，同时也克服了传统模拟相位内插（
26、API）的电路复杂、调试困难等缺点。分数锁相环具有宽带、低相噪、高分辨率等优良性能。如美国国家半导体公司的 LMX2471Delta-Sigma Fractional-N RF/IF Dual，最高工作频率达3.6GHz,噪声基底达210 dBc/Hz，功耗 5.6mA。 4频综芯片的外围芯片技术指标也有很大的提高，这就进一步提高了频率合成器的性能和指标。如 VCO、晶体振荡器等的噪声性能也越来越高。尽管上述各种频率合成技术各有优点，但现在的频综发展趋势是将 DS、 PLL、 DDS、DRO、混频、倍频等技术合理组合使用，这样使得频率合成器的相位噪声，杂散指标、跳频时间和输出频率范围等技术指标
27、大大提高。如锁相环介质压控振荡器（PLL-DRVCO）可使相位躁声在很宽的付氏频率范围内保持很低。此外采用多环以及混频 PLL 也是减小相位躁声与杂散信号的常用方法。1.3 锁相环频率合成器的整体设计方案整体设计的原理框图如图1.1所示，锁相环路对稳定度的参考振动器锁定，环内串接可编程的分频器，应用锁相环的分频原理，通过改变分频器的分配比N，从而就得到N倍参考频率的稳定输出。晶体振荡器输出的信号频率f1，经固定M分频得到基准频率f1，输入锁相环的相位比较器（PC）。锁相环的VCO输出信号经可编程分频器（N分频）后输入到PC的另一端，这两个信号进行相位比较，当锁相环路锁定后得到：f1/M=f1=
28、f2/N ，故 f2=Nf1(f1为基准频率)或f2=f1.N/M。由以上公式可清楚的知道：当N变化时，或者N/M变化时，就可以得到一系列的输出频率f2。 图1.1 总体框图第二章 基准频率产生电路（振荡器电路）及信号源控制电路的设计思路综述2.1基准频率产生电路的设计用CMOS与非门和1M晶体组成1MHZ的振荡器，如图2.1。图中R1使F1工作于线性放大区。晶体的等效电感，C1、C2构成谐振回路。C1、C2可利用器件的分布电容不另接，Y与非门F1、F2、F3使用CD4049。 图2.1 基准频率产生电路 2.2 M分频的设计（1KHZ标准信号源） 图2.2 CD4518时序图根据4518的输
29、出波形图显示可知：4518包含二分频、四分频、十分频，用三片CD4518（共5个计数器）组成一个分频器，即五个十分频器，这样就可把1MHz的晶振信号变成10HZ标准信号。分频器电路如下图2.3所示： 图2.3 M分频电路4518芯片介绍： 图2.4 4518引脚图CD4518是一个双BCD同步加计数器，由两个相同的同步4级计数器组成。CD4518引脚功能(管脚功能)如下：1CP、2CP：时钟输入端。1CR、2CR：清除端。1EN、2EN：计数允许控制端。1Q01Q3：计数器输出端。2Q02Q3：计数器输出端。Vdd：正电源。Vss：地。CD4518是一个同步加计数器，在一个封装中含有两个可互换
30、二/十进制计数器（8421编码）。其功能引脚分别为17和915.该CD4518计数器是单路系列脉冲输入（1脚或2脚；9脚或10脚），4路BCD码信号输出（3脚6脚；11脚14脚）。CD4518控制功能：CD4518有两个时钟输入端CP和EN,若用时钟上升沿触发,信号由CP输入,此时EN端为高电平（1）,若用时钟下降沿触发,信号由EN输入,此时CP端为低吨平（0）,同时复位端Cr也保持低电平（0）,只有满足了这些条件时,电路才会处于计数状态.否则没办法工作。将数片CD4518串行级联时，尽管每片CD4518属并行计数，但就整体而言已。成串行计数了。需要指出，CD4518未设置进位端，但可利用Q4
31、做输出端。有人误将第一级的Q4端接到第二级的CP端，结果发现计数变成“逢八进一”了。原因在于Q4是在CP8作用下产生正跳变的，其上升沿不能作进位脉冲，只有其下降沿才是“逢十进一”的进位信号。正确接法应是将低位的Q4端接高位的EN端，高位计数器的CP端接USS。 第三章 锁相环及其外围电路的设计3.1锁相环电路的工作原理 锁相环是作为一个相位自动控制系统，它主要由三个模块构成：鉴相器（Phase Detector :PD）、低通滤波器（ Low Pass Filter：LPF）、压控振荡器（Voltage Controlled Oscillator ：VCO）。其基本框图如图3.1，这三个基本模
32、块组成的锁相环为基本锁相环，亦即线性锁相环（PLL）。Uc(t)Uo(t)Ud(t)Ui（t） 图3.1 锁相环模型当锁相环开始工作时，输入参考信号的频率f1与压控振荡器的固有振荡频率f0总是不相同的。即f为f1与f0之差，这一固有频率差f必然引起他们之间的相位不断变化，并不断跨越2角。由于鉴相器特性是以相位差2为周期的，因此鉴相器输出的误差电压总是在某一范围内摆动。这个误差电压通过环路滤波器变成控制电压加到压控振荡器上，使压控振荡器的频率f0趋向于参考信号的频率fi，直到压控振荡器的频率变化到与输入参考信号的频率相等，并满足一定条件，环路就在这个频率上稳定下来。两个频率之间的相位差不随时间变
33、化而是一个恒定的常数，这时环路就进入“锁定”状态。当环路已处于锁定状态时，如果输入信号的参考频率和相位发生变化，通过环路的控制作用，压控振荡器的频率和相位能不断跟踪输入参考信号的频率的变化而变化，使环路重新进入锁定状态，这个动态过程称为“失锁”过程。从上述分析可知：鉴相器有两个主要功能：一个是频率牵引，另一个就是相位锁定。3.11 鉴相器（PD）鉴相器是锁相环路中的关键部件。它的形式很多，但在频率合成器中所采用的鉴相器主要有正弦波相位检波器与脉冲取样相位比较器两种。1. 正弦波相位检波器 这种鉴相器实际上是一个平衡混频器。2脉冲取样相位比较器 这种相位比较器在数字式锁相环路中被广泛采用，它有如
34、下两个优点：（1） 输出纹波电压小（约几十V至几mV的数量级）。（2） 相位比较可在360范围内进行，而上面指出的正弦波相位检波器则 只在180内进行比较（线性区域则只有正负30范围）在本设计采用的锁相环路中，鉴相器的作用是对两个信号的相位进行比较，鉴相器的两个输入信号电压分别为环路的输入信号电压Vi（t）和VCO电压V0（t），当他们之间的相位发生变化时，鉴相器即输出一个与相位变化成比例的误差电压去控制VCO的频率，以保持fv与fr同步。鉴相器检测出两个输入电压之间的瞬时相位差e(t)，并产生相应的输出电压Vd（t）。而输出的误差电压Uo(t)是相位差e(t)的函数。即：Uo(t)=fe(t
35、) （3-1）其中函数fe(t)称为鉴频器的鉴相特性。 由此可以知鉴相器在锁相环中起误差敏感元件作用。常用的正弦鉴相器可用模拟乘法器与低通滤波器的串接作为模型,如图3.2所示；鉴相器的数学模型，如图3.3所示。 LPFudsin+Ui(t)U0(t)ud(t)-2(t)+1(t)e(t) 图3.2 正弦鉴相器模型 图3.3 正弦鉴相器数学模型3.12 低通滤波器（LPF）低通滤波器的作用是滤除鉴相器输出电流中的无用组合频率分量及其它干扰分量，以达到环路所要求的性能，并保证环路的稳定性。环路滤波器是一个线性电路，由电阻、电容、电感（有时还包括运算放大器）组成，在锁相环中，常用的低通滤波器除简单R
36、C滤波器外，还广泛采用无源和有源的比例积分滤波器，只是它们的传递函数有所不同。低通滤波器是一个线性电路，由电阻、电容、电感组成，在时域分析中可用一个传输算子H(p)来表示，其中p(d/dt)是微分算子；在频域分析中可用传输函数H(s)表示，其中s(j+)是复频率；若用sj=代入H(s)就得到它的频率响应H(j),故环路滤波器模型可表示如下图:Uc（s）Ud（s）Uc（t） Ud（t）H(S)H(p）) 图3.4 环路滤波器时域模型 图3.5 环路滤波器频域模型环路滤波器的分类：1. RC积分滤波器。这是结构最简单的低通滤波器，它具有低通特性，且相位滞后。当频率很高的时候，幅度趋于零，相位滞后接
37、近于/2；2. 无源比例积分滤波器；3. 有源比例积分滤波器。它由运算放大器组成，高增益的有源比例积分滤波器又称为理想积分滤波器。3.13 压控振荡器（VCO）压控振荡器的压控特性如下 图3.6所示 u（t）Uc（t）0 图3.6 压控振荡器的压控特性该特性说明压控振荡器的振荡频率以u为中心随输入信号电压Uc（t）线性地变化，该变化的关系如下 u(t)=v+KVuc(t) （3-2）式中v(t)是压控振荡器的瞬时角频率；KV为VCO的增益或灵敏度，量纲为rad/s.V, o是环内压控振荡器的自由振荡角频率,它也是环路的一个重要参数。 上式说明当Uc（t）随时间而变时，压控振荡器（VCO）的振荡
38、频率u也随时间而变，锁相环进入“频率牵引”。自动跟踪捕捉输入信号的频率，使锁相环进入锁定状态，并保持o=1的状态不变。压控振荡器（时域）的数学模型，如图3.7所示： 图3.7 压控振荡器（时域）的数学模型实际应用中的压控振荡器的控制特性只有有限的线性控制范围，超出这个范围压控灵敏度会下降。压控振荡器的输出是反馈到鉴相器上，对鉴相器输出误差电压uc(t)起作用的不是其频率，而是相位。其传输函数为： o(t)=KOuc(t)/s （3-3）上式包含一个积分算子 1/s，这是相位与角频率之间的积分关系形成的。这个积分是压控振荡器固有的，因此通常称压控振荡是 PLL 中的固有积分环节。这个积分作用在路
39、中起着相当重要的作用。 3.14 环路相位模型前面已分别得到了环路的三个基本部件的模型，按图3.0的环路结构，将这三个模型连接起来得到环路的模型，如图3.8udsinF(s)KO/s1(t)e(t) ud(t) uc(t) 2(t)+- 图3.8 环路相位模型由图上明显看到，这是一个相位负反馈的误差控制系统。输入相位1(t)与反馈的输出相位2(t)进行比较，得到误差相位e(t)，由误差相位产生误差电压ud(t),误差电压经过环路滤波器F(s)的过滤得到控制电压uc(t),控制电压加到压控振荡器上使之产生频率偏移，来跟踪输入信号频率i(t)。在uc(t)的作用下，输出频率v(t)向输入频率i(t
40、)靠拢，一旦达到相等时，若满足一定的条件，环路就能稳定下来，达到锁定。锁定之后，被控的压控振荡器频率与输入信号频率相等，两者之间维持一定的稳态相位差。3.2 锁相环内部电路介绍及其外围电路选取下面是MC14046B CMOS PLL的内部电路框图。它包括了两个相位比较器1和2，压控振荡器以及输入信号源极跟随器和稳压管。其中压控振荡器还需要外接电容C1和电阻R1，如果锁相环跟随器的输入信号频带宽度有要求时，则需要使用外接电阻R2。当使用源极跟随器时要外接电阻Rs。另外锁相环的低通滤波器部分需外部接入。 图3.9 锁相环内部电路 MC14046B电路的特点是包括了两个相位比较器，相位比较器1是个异
41、或门，它具有克服高噪声的优点，但它又能锁定在压控振荡器的谐波上，从而限制了它的应用范围。同时，当使用比较器1时，要求输入信号的占空比为50%，这样才能得到最大的锁定范围。当信号输入端无信号或噪声时，相位比较器1在低通滤波器上的平均电压为1/2VDD，从而引起了压控振荡器在中心频率处振荡。对相位比较器1，锁相环能获得的锁定频率范围取决于低通滤波器的特性，可表示为： （3-4）相位比较器1的另一个特性是输入信号和比较器输入之间的相位角能在之间变化。下图3.10表示相位比较器1典型的相位与输入信号之间的三角形相应特性。图3.11给出了相位比较器1工作的时序图。0VDD图3.10 相位比较器1相位与输
42、入信号特性图 图3.11 锁相环相位比较器1时序图相位比较器2，它相对于比较器1具有比较复杂的结构，它不像比较器1那样能锁定在谐波上，但是它的噪声容限却不像比较器1那样高，这是由于比较器2受沿口触发的缘故。而相位比较器二还具有另外一些优点，如最大锁定范围与输入信号波形的占空比无关，以及使用相位比较器2对环路捕捉范围与低通滤波器的RC时间常数无关，一般可以达到锁定范围等于捕捉范围，即 （3-5） 图3.12 锁相环相位比较器2时序图本频率合成器采用比较器2。相位脉冲的输出端1，用他表示锁定或两个信号的相位差。如果相位脉冲输出为高电平，表示锁定状态。3.3 锁相环外围参数的选取 在锁相环中，常用的
43、低通滤波器除简单RC滤波器外，还广泛采用无源和有源的比例积分滤波器，只是它们的传递函数有所不同。本频率合成器选用了无源比例积分低通滤波器，通过二阶环路的一些图表，公式求得此振荡环节中的和然后推算出滤波器参数。在本设计的集成锁相环MC14046B 中，相位比较器2是一个比例环节，其增益系数为： 压控振荡器工作频率在100KHZ1MHZ之间，取以满足VCO的最高工作频率。VCO是一个积分环节，其增益系数为： 除N可变分频器也是一个比例环节，其传递函数为1/N，为满足环路相应时间，N取最小值N=10来考虑。环路阻尼系数的选择，太小，则阻尼小，振荡加剧；太大，则过阻尼，系统趋于稳定缓慢。兼顾两者，通常取较好。在二阶环路中，为环路过度过程时间，由于我们选的比较频率最低为10HZ，故取=0.5s，则：无缘比例积分滤波器的阻尼系数为：则：环路自然谐振角频率为：则：取，在实验室中用代替。则 最后选