计算机组成原理作业练习题(共19页).doc

上传人:飞****2 文档编号:13391175 上传时间:2022-04-29 格式:DOC 页数:19 大小:63KB
返回 下载 相关 举报
计算机组成原理作业练习题(共19页).doc_第1页
第1页 / 共19页
计算机组成原理作业练习题(共19页).doc_第2页
第2页 / 共19页
点击查看更多>>
资源描述

《计算机组成原理作业练习题(共19页).doc》由会员分享,可在线阅读,更多相关《计算机组成原理作业练习题(共19页).doc(19页珍藏版)》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。

1、精选优质文档-倾情为你奉上第四章作业1填空题1. 计算机中的存储器是用来存放数据和程序的,随机访问存储器的访问速度与储存单元的物理位置无关。 2. 对存储器的访问包括_直接访问_和_串行访问_两类。 3. 2计算机系统中的存储器分为内存_和_外存_。在CPU执行程序时,必须将指令存在_内存_中。 4. 主存储器的性能指标主要是储存容量、存取速度、存储周期和存储器带宽。 5. 存储器中用单元地址号来区分不同的存储单元,1GB=KB。 6. 半导体存储器分为、只读存储器(ROM)和相联存储器等。 7. RAM的访问时间与存储单元的物理位置,任何存储单元的内容都能被 8. 存储揣芯片由、地址译码和控

2、制电路等组成。 9. 地址译码分为方式和方式。10双译码方式采用个地址译码器,分别产生和信号。11若RAM芯片内有1024个单元,用单译码方式,地址译码器将有条输出线;用双译码方式,地址译码器有条输出线。12静态存储单元是由晶体管构成的,保证记忆单元始终处于稳定状态,存储的信息不需要。存储器芯片并联的目的是为了,串联的目的是为了。14计算机的主存容量与有关,其容量为。1. 要组成容量为4MX8位的存储器,需要片4MXl位的存储器芯片并联,或者需要片1MX3的存储器芯片串联。16内存储器容量为256K时,若首地址为00000H,那么末地址的十六进制表示是17主存储器一般采用存储器件,它与外存比较

3、存取速度、成本。18三级存储器系统是指_这三级:19表示存储器容量时KB=_,MB=_;表示硬盘容量时,KB=,MB=。20只读存储器ROM可分为、和四种。21SRAM是;DRAM是;ROM是;EPROM是。22半导体SRAM靠存储信息,半导体DRAM则是靠存储信息。23广泛使用的和都是半导体存储器。前者的速度比后者快,但不如后者高,它们的共同缺点是断电后保存信息。24CPU是按_访问存储器中的数据。24EPROM属于的可编程ROM,擦除时一般使用,写入时使用高压脉冲。25对存储器的要求是,。为了解决这三个方面的矛盾,计算机采用多级存储器体系结构。26动态MOS型半导体存储单元是由一个和一个构

4、成的。27动态半导体存储器的刷新一般有、和三种方式。28动态存储单元以电荷的形式将信息存储在电容上,由于电路中存在,因此,需要不断地进行。2 选择题1计算机的存储器系统是指_。ARAM BROMC主存储器 Dcache,主存储器和外存储器2存储器是计算机系统的记忆设备,它主要用来_。A存放数据 B存放程序C存放数据和程序 D存放微程序3内存若为16兆(MB),则表示其容量为_KB。A16 B16384 C1024 D160004下列说法正确的是_。A半导体RAM信息可读可写,且断电后仍能保持记忆B半导体RAM属挥发性存储器,而静态的RAM存储信息是非挥发性的C静态RAM、动态RAM都属挥发性存

5、储器,断电后存储的信息将消失DROM不用刷新,且集成度比动态RAM高,断电后存储的信息将消失5可编程的只读存储器_。A不一定可以改写 B一定可以改写 C一定不可以改写 D以上都不对6组成2MX8bit的内存,可以使用_。 A1MX8bit进行并联 B1MX4bit进行串联 C2MX4bit进行并联 D2MX4bit进行串联7若RAM芯片的容量是2MX8bit,则该芯片引脚中地址线和数据线的数目之和是_。 A21 B29 C18 D不可估计8若RAM中每个存储单元为16位,则下面所述正确的是_。 A地址线也是16位 B地址线与16无关 C地址线与16有关 D地址线不得少于16位9若存储器中有IK

6、个存储单元,采用双译码方式时要求译码输出线为_。 A1024 B10 C32 D6410RAM芯片串联时可以_。 A增加存储器字长 B增加存储单元数量 C提高存储器的速度 D降低存储器的平均价格11RAM芯片并联时可以_。A增加存储器字长 B增加存储单元数量C提高存储器的速度 D降低存储器的平均价格12存储周期是指_。A存储器的读出时间B存储器进行连续读和写操作所允许的最短时间间隔C存储器的写入时间D存储器进行连续写操作所允许的最短时间间隔13某微型计算机系统,若操作系统保存在软盘上,其内存储器应该采用_。ARAM BROMCRAM和ROM DCCP14下面所述不正确的是_。A随机存储器可随时

7、存取信息,掉电后信息丢失B在访问随机存储器时;访问时间与单元的物理位置无关C内存储器中存储的信息均是不可改变的D随机存储器和只读存储器可以统一编址15和外存储器相比,内存储器的特点是_。 A容量大,速度快,成本低 B容量大,速度慢,成本高 C容量小,速度快,成本高 D容量小,速度快,成本低16 640KB的内存容量为_。 A字节 B64000字节 C字节 D32000字节17 若一台计算机的字长为4个字节,则表明该机器_。 能处理的数值最大为4位十进制数 能处理的数值最多为4位二进制数组成 在CPU中能够作为一个整体加以处理的二进制代码为32位 在CPU中运算的结果最大为2的32次方18下列元

8、件中存取速度最快的是_。ACache B寄存器C内存 D外存19与动态MOS存储器相比,双极型半导体存储器的特点是_。 A速度快 B集成度高 C功耗大 D容量大20ROM与RAM的主要区别是_。 A断电后,ROM内保存的信息会丢失,RAM则可长期保存而不会丢失 B断电后,RAM内保存的信息会丢失,ROM则可长期保存而不会丢失 CROM是外存储器,RAM是内存储器 DROM是内存储器,RAM是外存储器21机器字长32位,其存储容量为4MB,若按字编址,它的寻址范围是_。 A0-1MW B01MB C0-4MW D0-4MB22某一SRAM芯片,其容量为512x8位,除电源端和接地端外,该芯片引出

9、线的最小数目应为_。 A23 B25 C50 D1923某一动态RAM芯片其容量为16KXl,除电源线、接地线和刷新线外,该芯片的 最小引脚数目应为_。 A16 B12 C1824某计算机字长32位,存储容量为1MB,若按字编址,它的寻址范围是_。 A0-1MW B0-512KB C0-256KW D0-256KB25某RAM芯片,其存储容量为1024x16位,该芯片的地址线和数据线数目分别为_。A20,16 B20,4C1024,4 D1024,1626某计算机字长16位,其存储容量为2MB,若按半字编址,它的寻址范围是_。A0-8M B0-4MC0-2M D01M27某计算机字长32位,存

10、储容量为8MB,若按双字编址,它的寻址范围是_。A0-256K B0-512KC0-1M D02M28以下四种类型的半导体存储器中,以传输同样多的字为比较条件,则读出数据传输率最高的是_。 ADRAM BSRAM C闪速存储器 DEPROM29对于没有外存储器的计算机来说,监控程序可以存放在_。 ARAM BROM CRAM和ROM DCPU30。在某CPU中,设立了一条等待(WAIT)信号线,CPU在存储器周期中T的下降沿采样WAIT线,则下面的叙述中正确的是_。 A如WAIT线为高电平,则在T2周期后不进入T3周期,而插入一个Tw周期BTw周期结束后,不管WAIT线状态如何,一定转入T3周

11、期CTw周期结束后,只要WAIT线为低,则继续插入一个Tw周期,直到WAIT线变高,才转入T3周期D有了WAIT线,就可使CPU与任何速度的存储器相连接,保证CPU与存储器连接时的时序配合3没有一个IMB容量的存储器,字长为32位,问: (1)按字节编址,地址寄存器、数据寄存器各为几位?编址范围为多大? (2)按半字编址,地址寄存器、数据寄存器各为几位?编址范围为多大? (3)按字编址,地址寄存器、数据寄存器各为几位?编址范围为多大?4 用8K *8的RAM芯片和2K *8的ROM芯片设计一个10K *8的存储器,ROM和RAM的容量分别为2K和8K,ROM的首地址为0000H,RAM的末地址

12、为3FFFH。 (1)ROM存储器区域和RAM存储器区域的地址范围分别为多少?(2)画出存储器控制图及与CPU的连接图。第六章 作业1填空题1补码加减法中,_作为数的一部分参加运算,_要丢掉。2 为判断溢出,可采用双符号位补码,此时正数的符号用_表示,负数的符号用_表示。3采用双符号位的方法进行溢出检测时,若运算结果中两个符号位,则表明发生了溢出。若结果的符号位为,表示发生正溢出;若为,表示发生负溢出。4采用单符号位进行溢出检测时,若加数与被加数符号相同,而运算结果的符号与操作数的符号_,则表示溢出:当加数与被加数符号不同时,相加运算的结果5利用数据编码的最高位和次高位的进位状况来判断溢出,其

13、逻辑表达式为V=_。6在减法运算中,正数减_数可能产生溢出,此时的溢出为_溢出;负数减 _可能产生溢出,此时的溢出为_溢出。7运算器不论复杂还是简单,均有条件码寄存器。条件码寄存器的一部分通常由各种_触发器组成,利用触发器的信息,可以提供_,从而实现程序的_。8原码一位乘法中,符号位与数值位_,运算结果的符号位等于_。9在浮点加法运算中,主要的操作步骤是_、_、_、_和_。10浮点数乘除法的运算步骤为:_、_、_、_和_。11一个浮点数,当其补码尾数右移lbit时,为使其值不变,阶码应该_。12向左规格化的规则为:尾数_,阶码_。13向右规格化的规则为:尾数_,阶码_。14两个BCD码相加,当

14、结果大于9时,修正的结果是_,并产生进位输出。15在二进制加法减法器中,M_完成加法功能,M_完成减法功能。16由若干一位加法器构成多位加法器时,进位可采用_进位法和_进位法。17行波进位加法器的缺点是_。18定点运算器中,一般包括_、_、_、_和_等。19ALU的基本逻辑结构是,_加法器,它比行波进位加法器优越,具有先行进位逻辑,不仅可以实现高速运算,还能完成逻辑运算。20浮点运算器由_和_组成,它们都是定点运算器,_要求能进行_ 运算。21当运算结果的尾数部分不是_的形式时,则应进行规格化处理。当尾数符号位为_时,需要右规。当运算结果的符号位和最高有效位为_时,需要左规。22用74181和

15、74182组成64位多重进位运算器,则需_片74181和_片74182。2374181是采用先行进位方式的4位并行加法器。74181能提高运算速度,是因为它内部具有_逻辑。74182是实现_进位的进位逻辑。若某计算机系统字长为64位,每4位构成一个小组,每四个小组构成一个大组,为实现小组内并行、大组内并行,大组间串行进位方式,共需要_片74181和_片74182。24_的加法器称并行加法器。25_称为进位链。26_称为进位产生函数,并以 表示;_称为进位传递函数,并以 表示。2 选择题1运算器的主要功能是进行_ A逻辑运算 B算术运算 C逻辑运算和算术运算 D只作加法2运算器虽由许多部件组成,

16、但核心部分是_ A 数据总线 B算术逻辑运算单元 C多路开关 D累加寄存器3在定点二进制运算器中,减法运算一般通过_来实现。 A原码运算的二进制减法器 B 补码运算的二进制减法器 C补码运算的十进制加法器 D补码运算的二进制加法器4在定点运算器中,无论采用双符号位还是单符号位,必须有_,它一般用_来实现。A译码电路,与非门 B 编码电路,或非门C溢出判断电路,异或门 D 移位电路,与或非门5算术右移指令执行的操作是_。 A符号位填0,并顺次右移1位,最低位移至进位标志位 B符号位不变,并顺次右移1位,最低位移至进位标志位 C进位标志位移至符号位,顺次右移1位,最低位移至进位标志位 D符号位填1

17、,并顺次右移1位,最低位移至进位标志位6有关算术左移中,说法正确的是_。 A数据顺次左移1位,最低位用0补充 B数据顺次左移1位,最低位用1补充 C数据顺次左移1位,最低位用原最高位补充 D数据顺次左移1位,最高位不变7逻辑右移指令执行的操作是_。 A符号位填0,并顺次右移1位,最低位移至进位标志位 B符号位不变,并顺次右移1位,最低位移至进位标志位C进位标志位移至符号位,顺次右移1位,最低位移至进位标志位D符号位填1,并顺次右移1位,最低位移至进位标志位 8ALU属于_部件。 A运算器 B控制器 C存储器 D寄存器9定点运算器用来进行_。 A十进制数加法运算 B定点数运算 C浮点数运算 D既

18、进行定点数运算也进行浮点数运算10算术逻辑运算单元74181ALU可完成_。 A16种算术运算功能 B4位乘法运算功能和除法运算功能 C16种逻辑运算功能D16种算术运算功能和16种逻辑运算功能11四片74181ALU和一片74182CLA器件相配合,具有_传递功能。 A行波进位 B组内行波进位,组间先行进位 C组内先行进位,组间先行进位 D组内先行进位,组间行波进位12乘法器的硬件结构通常采用_ 。 A串行加法器和串行移位器 B并行加法器和串行左移 C并行加法器和串行右移 D串行加法器和串行右移13. 从数据流的传递过程和控制节拍来看,阵列乘法器可以认为是_.A全串行运算的乘法器 B全并行运

19、算的乘法器C串-并行运算的乘法器 D并-串型运算的乘法器14使用74LSl81这种器件来构成个16位的ALU,需要使用_片74LS181。 A2 B4 C8 D161532位微型计算机的乘除法部件位于_中。 ACPU B接口 C控制器 D专用芯片16加法器采用先行进位的目的是。 A提高加法器的速度 B快速传递进位信号C优化加法器结构 D增强加法器功能17在定点二进制运算器中,减法运算一般通过_来实现 A由低位到高位逐位运算 B由高位到低位逐位运算 C由低位到高位先行进位运算 D由高位到低位先行借位运算18浮点运算器由_和_组成,它们都是_。 A阶码运算器 B尾数运算器 C定点运算器 D多个AL

20、U E乘法器 F除法器19若浮点数的阶码和尾数都用补码表示,则判断运算结果为规格化数的方法是_A阶符与数符相同B阶符与数符相异C数符与尾数小数点后第1位数字相异D 数符与尾数小数点后第1位数字相同20.下面浮点运算器的描述中正确的是:_。A浮点运算器可用阶码部件和尾数部件实现B阶码部件可实现加、减、乘、除四种运算C阶码部件只进行阶码相加、相减和比较操作D尾数部件只进行乘法和减法运算21.串行运算器是一种最简单的运算器,其运算规则是:按时间先后次序_。A由低位到高位逐位运算 B由高位到低位逐位运算C由低位到高位先行进位运算 D由高位到低位先行借位运算22.现代计算机的运算器一般通过总线结构来组织

21、,下述总线结构的运算器中,_的操作速度最快,_的操作速度最慢。A单总线结构 B双总线结构C三总线结构 D多总线结构23组成一个运算器需要多个部件,但下面所列_不是组成运算器的部件。 A状态寄存器 B数据总线 CALU D地址寄存器24从下列叙述中,选出正确的句子: (1)定点补码运算时,其符号位不参加运算。 (2)浮点运算可由阶码运算和尾数运算两部分联合实现。 (3)阶码部分在乘除运算时只进行加、减操作。 (4)尾数部分只进行乘法和除法运算。 (5)浮点数的正负由阶码的正负符号决定。(6)在定点小数一位除法中,为了避免溢出,被除数的绝对值一定要小于除数的.第七章作业填空题:1.指令的编码将指令

22、分成、 、 等字段.2.计算机通常使用 来指定指令的地址。3.指令编码中,操作码用来指定 ,n位操作码最多可以表示 条指令。 8.对指令中的 进行编码,以形成操作数在存储器中地址的方式称为 。4.寄存器间接寻址方式中,给出的是 所在的寄存器号。5.变址寻址方式中操作数的地址由 与 的和产生。6.相对寻址方式中操作数的地址由 与 之和产生。7.从计算机指令系统的设计的角度,可将计算机分为复杂指令系统计算机(CISC)和 。8.数据传送指令用以实现 与 之间的数据传送。9.指令系统是计算机的 件语言系统。也称为 语言。选择题1. 以下四种类型指令中,执行时间最长的是 。A.RR型 B.RS型C.S

23、S型 D.程序控制指令2. 先计算后再访问内存的寻址方式是 。A.立即寻址 B.直接寻址C.间接寻址 D.变址寻址3. 指令系统采用不同寻址方式的目的主要是 。A.可真接访问外存B.提供扩展操作码并降低译码难度C.实现存储程序和程序控制D.缩短指令长度,扩大寻址空间,提高编程的灵活性4. 堆栈常用于 。A.数据移位 B.保护程序现场C.程序转移 D.输入输出5. 数据传送指令不包括 .A.寄存器寄存器 B.寄存器-存储器C.立即数-存储器 D寄存器-立即数6. 下列指令中, 是用户不能使用的。A.堆栈操作指令 .B.移位操作指令C.特权指令 D.字符串处理指令7. 在一地址格式指令中,下面论述

24、正确的是 。A.仅能有一个操作数,它由地址码提供B.一定有两个操作数,另个隐含的C.可能有一个操作数,也可能有两个操作数D.如果有两个操作数,另一个操作数是本身8. 方式对实现程序浮动提供了支持。A.变址寻址 B.相对寻址C.间接寻址 D.寄存器间接寻址9. 在计算机存放当前指令地址的寄存器叫 (1) ;在顺序执行指令的情况下(存储器按字节地址编址,指令性计划字长32位),每执行一条指令,使寄存器自动加 (2) ,在执行 (3) 指令或 (4) 操作时, (5) 应接收新地址。A. 指令寄存器 B.地址寄存器C.程序计数器 D.转移E.中断 F. 顺序G.1 H.2I.4 10. 假设微处理器的主频为50MHz,两个时钟周期组成一个机器周期,平均三个机器周完成一条指令,则它的机器周期为 (1) ns,平均运算速度接近为 (2) MIPS.(1)A. 10 B.20C. 40 D.100(2)A. 2 B.3C.8 D.15专心-专注-专业

展开阅读全文
相关资源
相关搜索

当前位置:首页 > 教育专区 > 教案示例

本站为文档C TO C交易模式,本站只提供存储空间、用户上传的文档直接被用户下载,本站只是中间服务平台,本站所有文档下载所得的收益归上传人(含作者)所有。本站仅对用户上传内容的表现方式做保护处理,对上载内容本身不做任何修改或编辑。若文档所含内容侵犯了您的版权或隐私,请立即通知淘文阁网,我们立即给予删除!客服QQ:136780468 微信:18945177775 电话:18904686070

工信部备案号:黑ICP备15003705号© 2020-2023 www.taowenge.com 淘文阁