数字电路复习题(共12页).docx

《数字电路复习题(共12页).docx》由会员分享，可在线阅读，更多相关《数字电路复习题(共12页).docx（12页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。

1、精选优质文档-倾情为你奉上数字电路复习题（选择、填空、判断）第一章 数制与码制选择题1. 与十进制数（53）10等值的数为（ A ）A. ()2 B. ()2C. (25 )16 D. (33)162. 十进制数25用8421BCD码表示为（ B ）A. 10101 B. C. 11001 D. 3. 在下列一组数中，最大数是（ C ）A. (258)10 B. ()2 C. (103)16 D. (0)8421BCD4. 十-二进制转换： （25.7）10（ C ）2A. 11011.1011 B. 11001.1001 C. 11001.1011 D. 11011.10015. 将十进制数

2、35表示为8421BCD码是（ C ）A. B. C. D. 6. 将二进制数11001.01转换为十进制数是（ B ）A. 20.25 B. 25.25 C. 25.2 D. 25.17. 十二进制转换：（117）10（ A ）2A. B. C. D. 判断题1. 数字信号是离散信号，模拟信号是连续信号。 （ ）2. 格雷码具有任何相邻码只有一位码元不同的特性。 （ ）3. 8421码又称BCD码，是十进制代码中最常用的一种。8421码属于恒权码。 （ ）4. 直接对模拟量进行处理的电子线路称为数字电路。 （ X ）填空题1.自然界物理量按其变化规律的特点可分为两类，为 模拟量 和 数字量

3、。 2. 数字信号的特点是在 时间上 和 数量上 都是离散变化的。 3. (167)10=（ ）2 =（ 1 ）8421BCD。 4. (193)10=（ C1 ）16 =（ 1 ）8421BCD。 5. 二进制数对应的十六进制数 （ 59 ）16 ，表示十进制数是 89 。 6. BCD余3码1对应的十进制数 526 ，表示成BCD8421码是 0 。7. （）2 =（ 45 ）10=（ ）8421BCD。 第二章 逻辑代数基础选择题1. 在何种输入情况下，“或非”运算的结果是逻辑1。 （ C ）A. 全部输入是1 B. 任一输入是1 C. 全部输入是0 D. 仅一输入是02. 在何种输入情

4、况下，“与非”运算的结果是逻辑0。 （ C ）A. 全部输入是0 B. 任一输入是0 C. 全部输入是1 D.仅一输入是0 3. 逻辑代数中，基本逻辑运算是 （ B ）A.异或、同或 B.与、或、非 C.加减乘除 D.与非、或非、与或非 4. 逻辑代数中，基本逻辑运算是 （ B ）A.与非、或非、与或非 B.与、或、非 C.交换律、分配律、结合律 5. 下面逻辑式中，正确的是 （ B ）A. AB=AB+AB B. A+AB=A C. (A+B)= A+B D.A+1=A 6. 下面逻辑式中，正确的是 （ B ）A. AB=AB+AB B. (A+B+C) = ABC C. (ABC) = A

5、BC D. A+BC=A 7. 下面逻辑式中，不正确的是 （ C ）A. (AB)=AB+AB B. A+BC=(A+B)(A+C) C. (ABC) = ABC D. (A+B+C) = ABC 8. 关于最简与或式描述正确的是 （ B ）A. 和标准与或式是同一个概念 B. 表达式中乘积项最少,且每个乘积项的变量个数最少 C. 和最小项之和表达式是同一个概念 D. 每个函数的最简与或式都是唯一的 9. 最简与或式的标准是 （ C ）A. 表达式中乘积项最多,且每个乘积项的变量个数最多 B. 表达式中乘积项最少,且每个乘积项的变量个数最多 C. 表达式中乘积项最少,且每个乘积项的变量个数最少

6、 D. 表达式中乘积项最多,且每个乘积项的变量个数最多 10. 下列最小项中哪一项不是AB CD的相邻项 （ C ）A. ABCD B.ABCD C. ABCD D. ABCD 11. 逻辑项AB CD的相邻项是 （ A ）A. ABCD B. ABCD C. ABCD D. ABCD 12. 根据A(B+C)=AB+AC，可得A+BC=(A+B)(A+C)，其中使用了 （ D ）A. 德.摩根定理 B.代入定理 C. 反演定理 D. 对偶定理 13. 根据A+AB=A，可得A+ABCD=A，其中使用了 （ A ）A. 代入定理 B. 反演定理 C. 对偶定理 D. 德.摩根定理 14. （

7、C ）是分析和设计数字电路的重要工具，利用它可以把实际问题抽象为逻辑函数来描述，来解决逻辑电路的设计和分析问题。A. 卡诺图 B. 算术代数 C. 逻辑代数 D. 组合逻辑 15. 逻辑函数中的最小项，（ B ）。A. 任何两个不同的最小项乘积为1。 B. 所有最小项的“和”等于1。 C. 所有最小项的乘积为1 。 D. 任何两个不同的最小项的“和”为0。16. 卡诺图是利用基本公式（ A ）实现多变量函数化简 A. AB+AB=A B. (A+B)=AB C. A+A=1 D. A+B=B+A 17. （ A ）是利用基本公式AB+AB=A实现多变量函数化简A. 卡诺图 B. 逻辑图 C.

8、状态转换图 D. 电路图 18. 如图所示，函数Y=AB+ABC+ABC的卡诺图化简法表示正确的是( C )A.(a)正确 B.(b)正确 C.(c)正确 D.(d)正确 19. 如图所示，函数Y=BC+ABC+ABC的卡诺图化简法表示正确的是( C )A.(a)正确 B.(b)正确 C.(c)正确 D.(d)正确 判断题1. 数字电路中用“1”和“0”分别表示两种状态,二者无大小之分。 （ ）2. AB+BC+AC可化简为AB+BC。 （ X ）3. B+AC+A(BC) 可化简为A+B+C。 （ ）4. A+1=A （ X ）5. 四个“与非”门可组成一个“异或”门 （ X ）6. 条件A

9、BC=0且ABC=0可以写成ABC+ABC=0 （ ）7. ABC+ABC=AC （ ）8. 因为逻辑表达式A+B+AB=A+B成立，所以AB=0成立。 （ X ）9. 异或函数与同或函数在逻辑上互为对偶函数。 （ ）填空题1. 逻辑函数式Y=A（B+C）1的对偶式是 A+BC+0 .2. 利用反演定理，已知Y=A（B+C）,求反函数Y= A+BC .3. （A+B+C）= m( 0 ) = M( 1,2,3,4,5,6,7 )。第三章 门电路选择题1. 场效应管包括三极，分别是 （ B ）。A. 发射极、基极、集电极 B. 源极、漏极、栅极 C. 截止区、饱和区、放大区 2. 晶体三极管包括

10、三极，分别是 （ A ）。A. 发射极、基极、集电极 B. 源极、漏极、栅极 C. 截止区、饱和区、放大区 3. TTL电路在正逻辑系统中，以下各种输入中相当于输入逻辑“1” （ A ）。A. 悬空 B. 通过电阻50接地 C. 通过电阻510接地 D.接地 4. TTL电路在正逻辑系统中，以下各种输入中相当于输入逻辑“0”的是 ( D )A. 悬空 B. 通过电阻2.7k接电源 C. 通过电阻2.7k接地 D. 通过电阻510接地 5. CMOS集成电路比TTL集成电路具有（ B ）特点，是目前应用广泛的集成电路之一。A. 功耗高 B. 电压控制、功耗低 C. 集成度大6. 数字器件是利用半

11、导体的（ B ），按其工艺结构不同分为TTL器件和CMOS器件。 A. 饱和区 B. 开关特性 C. 放大区 D. 截止区 7. 74系列TTL电路如下图所示，则图中的输出状态Y为（ A ）A. 高电平 B. 低电平C. 高阻态 8. 如图所示，该电路图是一个 ( B ) A. 反相器 B. 传输门 C. 漏极开路门 D. 三态门 判断题1. 半导体二极管具有单向导电性 （ ）填空题1. 漏极开路门的英文缩写为 OD 门，集电极开路门的英文缩写为 OC 门2. 数字集成电路中， TTL 集成电路采用双极型三极管作为开关器件；CMOS集成电路采用 MOS 管作为开关器件。3. 门电路的输入、输出

12、高电平赋值为 1 ，低电平赋值为 0 ，这种关系称为正逻辑关系。4. 门电路的输入、输出高电平赋值为 0 ，低电平赋值为 1 ，这种关系称为负逻辑关系。5. 三极管可工作在 截止 区、放大区和 饱和 区。第四章 组合逻辑电路选择题1. 全加器是指 ( B )。A. 两个同位的二进制相加 B. 两个同位的二进制数及来自低位的进位三者相加 C. 两个同位的二进制相与 2. 半加器是指 ( B )。A. 两个同位的二进制相与 B. 两个同位的二进制相加 C. 两个同位的二进制数及来自低位的进位三者相加 3. 用四选一数据选择器实现函数Y=A1A0+A1A0，则 （ D ）。A. D0=D1=1，D2

13、=D3=0 B. D0=D2=1，D1=D3=0 C. D0=D1=0，D2=D3=1 D. D0=D2=0，D1=D3=1 4. 组合逻辑电路和时序逻辑电路的最大区别是 （ D ）。A. 电路中晶体管的工作状态 B. 电路所处理的信号 C. 构成电路的半导体器件 D. 电路是否有记忆能力 5. 组合逻辑电路和时序逻辑电路比较，其差异在于后者 （ B ）。A. 有时钟信号 B. 包含存储电路 C. 输出只与当时输入有关 D.输出与当时输入无关 6. 组合电路中，消除竞争冒险的常用方法有 ( D ) 。A. 引入封锁脉冲，引入选通脉冲 B.接入滤波电容 C. 修改逻辑设计增加冗余项 D. A,B

14、和C都是 7. 组合电路的分析是指 （ C ）。A. 已知逻辑要求，求解逻辑图的过程 B. 已知函数表达式，求解逻辑图的过程 C. 已知逻辑图，求解逻辑功能的过程 8. 十六路数据选择器，其地址输入(选择控制输入)端有（ ）个 （ B ）。A. 8 B. 4 C. 16 D. 2 9. 四路数据选择器，其地址输入(选择控制输入)端有（ ）个 （ B ）A. 1 B. 2 C. 3 D. 410. 属于组合逻辑电路的部件是 ( A )A. 译码器 B. 寄存器 C. 触发器 D. 计数器 11. 在下列逻辑电路中，不是组合逻辑电路的是 （ C ）A. 编码器 B. 加法器 C. 寄存器 D. 译

15、码器12. 组合逻辑电路由基本的与、非、或电路组成，不是组合逻辑电路的是 （ C ） A. 编码器 B. 译码器 C. 计数器 D. 加法器 13. 数字集成电路按制造工艺不同分类有双极型TTL和CMOS型，按（ A ）区分有组合逻辑电路和时序逻辑电路。A. 逻辑功能 B. 制造工艺 C. 输出结构 D. 规模大小 判断题1. 组合逻辑电路中存在竞争不一定存在冒险。 （ ）2. 组合逻辑电路结构上的特点是既包含门电路，还包含存储单元。 （ X ）3. 组合逻辑电路的输出不仅取决于该时刻的输入，还与电路原来的状态有关。 （ X ）4. 中规模集成组合逻辑电路附加的控制端，既可用于控制电路的状态，

16、又可作为输出信号的选通输入端，还能用作扩展电路功能。 （ ）5. 并行加法器比串行加法器运算速度快。 （ ）6. 设计多位并行加法器时，采用先行进位方法的目的是提高运算速度。 （ ）7. 由逻辑门构成的电路一定是组合逻辑电路。 （ X ）8. 组合逻辑电路中产生竞争冒险的主要原因是输入信号受到尖峰干扰。 （ X ）9. 8421BCD可直接连接七段显示数码管进行十进制数显示 （ X ）10. 组合逻辑电路一定要有记忆单元，可以没有输入逻辑变量 （ X ）11. 组合逻辑电路不含有记忆功能的逻辑器件。 （ ）12. 编码是译码的逆过程 （ ）13. 组合电路有可能存在竞争-冒险现象 （ ）14.

17、 组合逻辑电路中存在竞争就一定存在冒险。 （ X ）15. 组合逻辑电路设计一定要考虑竞争冒险现象，因为当两个输入信号同时向相反的逻辑电平跳变时，输出时会产生尖峰脉冲干扰。 （ X ）16. 四路数据选择器，其地址输入(选择控制输入)端有2个 （ ）17. 并行加法器采用先行进位（并行进位）的目的是简化电路结构。 （ X ）18. 十六路数据选择器，其地址输入(选择控制输入)端有4个。 （ ）填空题1. 根据逻辑功能的不同特点，把数字电路分为两大类，一类为 组合逻辑 电路，另一类为 时序逻辑 电路。2. 组合逻辑电路由基本的 与 、 或 、 非 门电路组成，可实现逻辑运算功能。3. 与普通编码

18、器相对应的是 优先 编码器；与串行进位加法器相对应的是 并行 加法器。4. 译码 是编码的反操作；目前常用的编码器有普通编码器和 优先编码器 5. 8选1的数据选择器，地址线有 3 条。第五章 触发器选择题1. （ A ）触发器没有时钟CP输入。A. SR锁存器 B. JK触发器 C. D 触发器 D.主从触发器 2. 主从触发器中，主触发器在CP1期间其状态只变化一次的是（ A ）。A. 主从JK触发器 B. 主从SR触发器 C. D 触发器 D. 所有主从触发器 3. 对于JK触发器，若J=K，则可完成（ D ）触发器的逻辑功能。A. SR B. T C. D D. T4. JK触发器Q端

19、在CP作用下实现0转换为1，对输入信号JK的要求为 ( A ) A. 1X B. X0 C. OO D. X15. JK触发器Q端在CP作用下实现1转换为0，对输入信号JK的要求为 ( D ) A. 1X B. X0 C. OO D.X16. 下列触发器，有约束条件的是 ( B ) A. 边沿D触发器 B. 同步RS触发器 C. 主从JK触发器 D. 边沿JK触发器 7. 下列触发器，没有约束条件的是 ( D )A. 基本RS触发器 B. 同步RS触发器 C. 主从RS触发器 D. 边沿JK触发器 8. 有与非门组成的SR锁存器不允许输入的变量组合SR为 （ A ）A. OO B. O1 C.

20、 10 D. 119. 时钟有效边沿到来时，输出状态和输入信号相同的触发器叫 ( C ) A. RS触发器 B. T触发器 C. D触发器 D. JK触发器 10. 和门电路一样，（ C ）也是构成各种复杂、数字系统的一种基本逻辑单元，它有两个稳定状态，在外界信号作用下，可以从一个稳态转变为另一个稳态；无外界信号作用时，状态保持不变。因此，可以作为二进制存储单元使用，又叫做半导体存储单元。A. 计数器 B. 异或门 C. 触发器 D. 编码器 11.仅具有置“0”和置“1”功能的触发器是 （ C ）A.SR锁存器 B. 钟控RS触发器 C. D触发器 D. JK触发器 12. 仅具有保持和翻转

21、功能的触发器是 （ B ）A. RS触发器 B. T触发器 C. D触发器 D. JK触发器 13. TTL集成触发器异步置0端（RD）和异步置1端（SD）在触发器正常工作时应（ B ）A. RD=1，SD=0 B. RD=1，SD=1 C. RD=0，SD=1 D. RD=0，SD=0 判断题1. 主从JK触发器、边沿JK触发器和同步JK触发器的逻辑功能不相同。 （ X ）2. 凡是采用主从SR结构的触发器，无论其逻辑功能如何，一定是脉冲触发方式。 （ ）3. RS触发器的约束条件RS=0表示不允许出现R=S=0的输入。 （ X ）4. 边沿触发器的次态仅取决于时钟信号的上升沿或下降沿到达时

22、输入的逻辑状态。 （ ）5. 主从JK触发器输出只能由0变为1，不能由1变为0。 （ X ）6. 边沿JK触发器输出由0变为1，其对J、K的要求必须分别是1、0。 （ X ）7. 要使JK触发器在时钟作用下的次态与现态相反，JK端取值应为11。 （ ）8. 主成JK触发器和边沿JK触发器的逻辑符号完全一样 （ X ）9. JK触发器可转换成D触发器，但D触发器不能转换成JK触发器. （ X ）10. 主从JK触发器中的主触发器，在CP1期间其状态能且只能变化一次。 （ ）填空题1. 若用触发器组成某十一进制加法计数器，需要 4 个触发器，有 5 个无效状态。2. 一个触发器具有 2 个稳定状态

23、，能存 1 位二进制数。3. 触发器的基本特点之一是具有两个稳定状态： 0 状态和 1 状态。4. 两个与非门构成的SR锁存器的功能有 保持 、 置1 、 置0 。电路中不允许两个输入端同时为 0 ，否则将出现逻辑混乱。5. JK触发器具有 保持、置0、置1、翻转 功能。使JK触发器实现Q*= Q的功能，则输入端 J= 1，K=1 。 6. D触发器的输入端有 1 个，具有 置0和置1 功能。 7. JK触发器特性方程为 Q*=JQ+KQ ，触发器特性方程为 Q*=D 。8. 触发器规定Q=1，Q=0时为触发器的 1 状态。Q=0，Q=1时为触发器的 0 状态。第六章 时序逻辑电路选择题1.

24、时序逻辑电路按电路输出信号的特性可分为Mealy 型和Moore型，其中Moore型时序电路的输出取决于 ( D )。A. 与现态和外输入均无关 B. 既与现态也与外输入有关 C. 仅与当前外输入有关 D. 仅决定于电路的现态 2. 同步时序电路和异步时序电路比较，其差异在于后者 ( B )A. 没有稳定状态 B. 没有统一的时钟脉冲控制 C. 没有触发器 D. 输出只与内部状态有关 3. 时序逻辑电路的输出不仅与当前输入有关，而且还取决于存储电路 （ B ）A. 当前的状态 B. 过去的状态 C. 以后的状态 D. 现在的状态 4. 设集成十进制加法计数器的初态为Q3Q2Q1Q0=0001，

25、则经过5个CP脉冲以后计数器的状态为( A )。A. O110 B. O000 C. O101 D. 1001 5. 寄存器是一种（ D ）。A. 基本组合电路 B. 脉冲电路 C. 基本门电路 D. 基本时序电路 6. 四个触发器可以构成的计数器的最大计数长度（进制数）为（ B ）。A. 4 B. 16 C. 8 D. 27. Moore型时序电路的输出 ( A ) A. 仅决定于电路的现态 B. 仅与当前外输入有关 C. 既与现态也与外输入有关 D. 与现态和外输入均无关 8. Mealy型时序电路的输出 ( C )A. 仅决定于电路的现态 B. 仅与当前外输入有关 C. 既与现态也与外输

26、入有关 D. 与现态和外输入均无关 9. 下列单元电路中，属于时序逻辑电路的是 （ A ）。A. 计数器 B. 译码器 C. 编码器 D. 加法器 10. 时序逻辑电路一定有记忆单元，不是时序逻辑电路的是 （ C ） A. 计数器 B. 移位寄存器 C. 加法器 D. 555定时器 11. 时序逻辑电路一定有记忆单元，不是时序逻辑电路的是 （ B ）A. 计数器 B. 编码器 C. 定时器 D. 寄存器 12. 描述时序逻辑电路的次态/现态逻辑功能用 （ C ）A. 真值表 B. 卡诺图 C. 状态转换图或状态转换表 13. 描述（ ）的次态/现态逻辑功能用状态转换图或状态转换表。 （ C ）

27、A. 组合电路 B. 逻辑电路 C. 时序电路 D. 逻辑图 14. 余三循环码是一种变形码，其特点是相邻的两个代码之间仅有一位状态不同，应用在计数器设计时，译码时不会发生（ D ）现象 A. 串行移位 B. 移位 C. 溢出 D. 竞争冒险15. （ A ）是一种变形码，其特点是相邻的两个代码之间仅有一位状态不同，应用在计数器设计时，译码时不会发生竞争冒险现象A. 余三循环码 B. 8421码 C. BCD码 D. 格雷码 16. 如图所示，由同步计数器74LS160构成的是 ( A )。A. 7进制 B. 8进制 C. 9进制 D. 10进制 17. 图中所示电路，是用74LS192异步清

28、零功能构成的N进制计数器，其N= （ D ）。A. 10 B. 9 C. 7 D. 6 18. 如图所示，由四位二进制同步计算器74LS161构成的是 ( A ) A. 10进制 B. 11进制 C. 12进制 D. 13进制 19. 如图所示，由四位二进制同步计算器74LS161构成的是. ( D )A. 5进制 B. 10进制 C. 16进制 D. 11进制 判断题 1.把一个3进制计数器与一个10进制计数器串联可得到13进制计数器。 （ X ）2.一个三位二进制计数器，其模为8。 （ ）3.一个四位二进制计数器，其模为8。 （ X ）4.把一个5进制计数器与一个10进制计数器串联可得到15进制计数器。 （ ）5.寄存器是一种基本时序电路。 （ X ）6.寄存器都不具有移位功能。 （ X ）7.异步时序电路具有统一的时钟控制。 （ X ）8.只由逻辑门也可构成的时序逻辑电路。 （ ）9.