《数字集成电路设计-笔记归纳资料只是分享.docx》由会员分享，可在线阅读，更多相关《数字集成电路设计-笔记归纳资料只是分享.docx（32页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、精品名师归纳总结资料word 精心总结归纳 - - - - - - - - - - - -学习 -好资料第三章、器件一、超深亚微米工艺条件下MOS 管主要二阶效应：1、速度饱和效应：主要显现在短沟道NMOS 管， PMOS 速度饱和效应不显著。主要缘由是可编辑资料 - - - 欢迎下载精品名师归纳总结VGSVTH太大。在沟道电场强度不高时载流子速度正比于电场强度（），即载流子可编辑资料 - - - 欢迎下载精品名师归纳总结迁移率是常数。 但在电场强度很高时载流子的速度将由于散射效应而趋于饱和，不再随电场可编辑资料 - - - 欢迎下载精品名师归纳总结强度的增加而线性增加。此时近似表达式为：（c
2、 ），tasc（c ），可编辑资料 - - - 欢迎下载精品名师归纳总结可编辑资料 - - - 欢迎下载精品名师归纳总结显现饱和速度时的漏源电压VDSAT是一个常数。 线性区的电流公式不变，但一旦达到VDSAT ，可编辑资料 - - - 欢迎下载精品名师归纳总结可编辑资料 - - - 欢迎下载精品名师归纳总结电流即可饱和，此时I DS与 VGS 成线性关系（不再是低压时的平方关系）。可编辑资料 - - - 欢迎下载精品名师归纳总结2、Latch-up 效应 ：由于单阱工艺的NPNP 结构，可能会显现VDD 到 VSS的短路大电流。正反馈机制： PNP 微正向导通，射集电流反馈入NPN 的基极，
3、电流放大后又反馈到PNP 的基极，再次放大加剧导通。克服的方法： 1、削减阱 / 衬底的寄生电阻，从而削减馈入基极的电流，于是减弱了正反馈。2、爱护环。3、短沟道效应 ：在沟道较长时，沟道耗尽区主要来自MOS 场效应，而当沟道较短时，漏衬结（反偏）、源衬结的耗尽区将不行忽视，即栅下的一部分区域已被耗尽，只需要一个较小的阈值电压就足以引起强反型。所以短沟时VT 随 L 的减小而减小。此外，提高漏源电压可以得到类似的效应，短沟时VT 随 VDS增加而减小，由于这增加了反偏漏衬结耗尽区的宽度。这一效应被称为漏端感应源端势垒降低。更多精品文档可编辑资料 - - - 欢迎下载精品名师归纳总结学习资料 名
4、师精选 - - - - - - - - - -第 1 页，共 16 页 - - - - - - - - - -可编辑资料 - - - 欢迎下载精品名师归纳总结资料word 精心总结归纳 - - - - - - - - - - - -学习 -好资料4、漏端感应源端势垒降低（DIBL）：VDS增加会使源端势垒下降，沟道长度缩短会使源端势垒下降。VDS 很大时反偏漏衬结击穿，漏源穿通 ，将不受栅压掌握。5、亚阈值效应（弱反型导通）：当电压低于阈值电压时MOS 管已部分导通。不存在导电沟道时源（ n+）体（ p）漏（ n+）三端实际上形成了一个寄生的双极性晶体管。一般期望该效应越小越好， 特别在依靠电
5、荷在电容上储备的动态电路，由于其工作会受亚阈值漏电的严峻影响。绝缘体上硅（SOI）6、沟长调制：长沟器件：沟道夹断饱和。短沟器件：载流子速度饱和。7、热载流子效应：由于器件进展过程中，电压降低的幅度不及器件尺寸，导致电场强度提高，使得电子速度增加。漏端强电场一方面引起高能热电子与晶格碰撞产生电子空穴对，从而形成衬底电流，另一方面使电子隧穿到栅氧中，形成栅电流并转变阈值电压。影响： 1、使器件参数变差，引起长期的牢靠性问题，可能导致器件失效。2、衬底电流会引入噪声、 Latch-up、和动态节点漏电。解决： LDD（轻掺杂漏） ：在漏源区和沟道间加一段电阻率较高的轻掺杂n-区。缺点是使器件跨导和
6、IDS减小。8、体效应 ：衬底偏置体效应、衬底电流感应体效应（衬底电流在衬底电阻上的压降造成衬偏电压）。二、 MOSFET器件模型1、目的、意义 ：削减设计时间和制造成本。2、要求 ：精确。有物理基础。可扩展性，能猜测不同尺寸器件性能。高效率性，削减迭代次数和模拟时间3、结构电阻：沟道等效电阻、寄生电阻4、结构电容：三、特点尺寸缩小目的 ： 1、尺寸更小。2、速度更快。3、功耗更低。 4、成本更低、方式 ：1、恒场律 （全比例缩小） ，抱负模型，尺寸和电压按统一比例缩小。优点：提高了集成密度未改善：功率密度。问题： 1、电流密度增加。2、VTH 小使得抗干扰才能差。3、电源电压标准转变带来不便
7、。4、漏源耗尽层宽度不按比例缩小。2、恒压律 ，目前最普遍，仅尺寸缩小，电压保持不变。优点： 1、电源电压不变。2、提高了集成密度问题： 1、电流密度、功率密度极大增加。2、功耗增加。3、沟道电场增加，将产生热载流子效应、速度饱和效应等负面效应。4、衬底浓度的增加使PN 结寄生电容增加，速度下降。3、一般化缩小 ，对今日最有用，尺寸和电压按不同比例缩小。限制因素：长期使用的牢靠性、载流子的极限速度、功耗。更多精品文档可编辑资料 - - - 欢迎下载精品名师归纳总结学习资料 名师精选 - - - - - - - - - -第 2 页，共 16 页 - - - - - - - - - -可编辑资料
8、 - - - 欢迎下载精品名师归纳总结资料word 精心总结归纳 - - - - - - - - - - - -学习 -好资料第四章、导线及互连一、确定并量化互连参数1、互连寄生参数（寄生R、L、C）对电路特性的影响主要表现在三个方面：性能下降，传播延时增加。功耗增加，影响能耗和功率的分布。引起额外的噪声来源，影响电路牢靠性。2、寄生参数简化条件（寄生电阻、寄生电感、寄生电容（对的电容，线间电容）：如导线电阻大，可以不考虑电感，只考虑电阻电容。如导线电阻小且短，可以只考虑电容。 如导线电阻小且长，就需考虑电感电容。如导线平均间距很大，可以不考虑线间电容。3、互连电阻 ：lR：纵向参数t、由工艺
9、打算，横向参数l、w 由版图打算。互连电阻越小，答应wt通过互连线的电流越大，互连推迟越小。可编辑资料 - - - 欢迎下载精品名师归纳总结薄层电阻RS与版图尺寸无关，就tlRRS= RS n （ n 为薄层电阻方块数） ：w可编辑资料 - - - 欢迎下载精品名师归纳总结接触电阻 ：互连与硅及多晶之间的接触（ 有源接触孔 ）、不同互连层之间的接触（ 通孔 ） 减低接触电阻的途径 ：增大接触孔 （成效不明显） 。增多接触孔。 信号线尽量保持在同一层。0.25umCMOS 工艺接触电阻典型值：有源接触孔 520 ，通孔 15 。趋肤效应 ：在特别高频率下，电流主要在导体表面流淌，其电流密度随进入
10、导体深度而指数下降。 趋肤深度 ：电流下降到额定值的 1/e 时所处的深度。 临界频率 ：趋肤深度达到导体最大尺寸（ w 或 t ）的 1/2 时的频率。更多精品文档可编辑资料 - - - 欢迎下载精品名师归纳总结学习资料 名师精选 - - - - - - - - - -第 3 页，共 16 页 - - - - - - - - - -可编辑资料 - - - 欢迎下载精品名师归纳总结资料word 精心总结归纳 - - - - - - - - - - - -学习 -好资料可编辑资料 - - - 欢迎下载精品名师归纳总结4、互连电容 ：导线对衬底的电容： 是电路负载电容的一部分。不考虑边缘效应时C=
11、OX wl（如 wt ）， OXtOX可编辑资料 - - - 欢迎下载精品名师归纳总结可编辑资料 - - - 欢迎下载精品名师归纳总结是绝缘介质（氧化层）的介电常数，tOX是氧化层厚度。可编辑资料 - - - 欢迎下载精品名师归纳总结导线间的电容：5、互连电感 ：何时考虑 ：很长的互连线。极高的频率1GHz。低电阻率互连材料如Cu。对电路性能影响：振荡和过冲效应。导线间电感耦合。V=Ldi/dt 引起的开关噪声。阻抗失配引起的信号反射。电感值估算 ：一条导线（每单位长度）的电容c 和电感l 存在 cl关系式（成立的条件是该导线必需完全被匀称的绝缘介质所包围，但不满意时也可使用来求近似值）。二、
12、互连线延时模型1、分布模型 ：电阻和电容沿线长连续分布，是实际情形，但需要解偏微分方程。2、集总模型 ：以总电阻和总对的电容等效。适用于导线较短且频率不特别高的情形，只需解常微分方程。对长互连线是一个保守和不精确的模型。为解决集总模型对于长互连线不精确，实行分段集总 （分段数越多越精确，但模型越复杂，模拟所需时间越长） 。引入：3、RC 树、 Elmore 延时公式 ：RC 树：该电路只有一个输入节点，全部电容都在某个节点和的之间，不包含任何电阻回路（使其成为树结构） 。可编辑资料 - - - 欢迎下载精品名师归纳总结Elmore 延时公式 ：节点i 处延时为DiNC k Rik， Rii表示
13、路径电阻，Rik 表示共享路径可编辑资料 - - - 欢迎下载精品名师归纳总结k 1可编辑资料 - - - 欢迎下载精品名师归纳总结电阻，代表从输入节点s 到节点 i 和节点 k 这两条路径共享的电阻，C i 代表这个节点的电容。可编辑资料 - - - 欢迎下载精品名师归纳总结4、N 级 RC 链： RC树的无分支的特别情形。可以使用N 级等分 RC 链来近似一条 匀称分布可编辑资料 - - - 欢迎下载精品名师归纳总结电阻 -电容线：DNRC N1 2N，导线长L，单位长度电阻、电容为r、c。R（ =rL）是导线可编辑资料 - - - 欢迎下载精品名师归纳总结RCrcL 2可编辑资料 - -
14、 - 欢迎下载精品名师归纳总结集总电阻， C（=cL）是集总电容。当N 很大时模型趋于分布式rc 线：DN，可编辑资料 - - - 欢迎下载精品名师归纳总结22从而有： 一条导线的延时与其长度的平方成正比，分布 rc 线的延时是集总RC 模型猜测的延时的一半，即集总模型代表保守估量。5、互连延时的优化：采纳低电阻率互连导体，降低R：采纳 Cu 替换 Al。采纳低介电常数的互连介质，降低C：将削减延时、功耗和串扰。采纳过渡金属硅化物，降低多晶接触电阻。增加互连层数量，有助于削减导线长度。分层优化 。的址线计策 。更多精品文档可编辑资料 - - - 欢迎下载精品名师归纳总结学习资料 名师精选 -
15、- - - - - - - - -第 4 页，共 16 页 - - - - - - - - - -可编辑资料 - - - 欢迎下载精品名师归纳总结资料word 精心总结归纳 - - - - - - - - - - - -学习 -好资料优化走线方式，45 布线 。插入中继器 。降低电压摆幅，既缩小了延时又减小了动态功耗。三、传输线模型当开关速度足够快，互连线的电阻足够小时，导线的电感将不行忽视，因而必需考虑传输线效应。一条导线的分布rlc 模型称为 传输线模型 。1、有损传输线 ：考虑 r、l、c，适用于Al 基芯片。2、无损传输线 ：考虑 l、c，适用于Cu 基芯片。单位长度的传输延时t pl
16、c 。信号反射与终端阻抗：终端阻抗打算了当波到达导线末端时有多少比例被反射。可编辑资料 - - - 欢迎下载精品名师归纳总结反射系数：RZ0RZ0（ R 为终端阻抗，Z0 为线的特点阻抗）可编辑资料 - - - 欢迎下载精品名师归纳总结不同终端时传输线特性：3、抑制传输线效应： 阻抗匹配 ，在导线源端串联匹配电阻或者在导线末端并联匹配电阻。四、串扰1、来源 ：当两条 互连线间距很小时，一条线上的脉冲电压通过寄生电容耦合在另外一条线上引起寄生信号。2、串扰的大小 取决于 线间耦合电容的大小和线间电压差随时间的变化速率。线间距 越小，耦合电容越大，串扰越严峻。层间串扰 ：平板电容。重叠面积越大，电
17、容越大。为了使重叠面积尽可能小，版图设计时应使相邻两层连线在交叉时相互垂直。 3、抑制串扰的途径：尽量防止节点浮空。对串扰敏锐的节点（低摆幅、浮空）应尽量远离全摆幅信号线。相邻（同层、异层）导线尽量不要平行，邻层尽量垂直走线，平行走线尽量远离。更多精品文档学习资料 名师精选 - - - - - - - - - -第 5 页，共 16 页 - - - - - - - - - -可编辑资料 - - - 欢迎下载精品名师归纳总结资料word 精心总结归纳 - - - - - - - - - - - -学习 -好资料在两条信号线间加一条接的或者接VDD 的屏蔽线，使线间电容成为接的电容，但会增加电容负
18、载 。时序答应前提下，尽可能加大信号上升下降时间，但会使开关功耗加大。第五章、反相器一、基本特性1、无比规律 ，规律电平与器件的相对尺寸无关，所以晶体管可以采纳最小尺寸。2、极高输入阻抗。设计良好的反相器具有低输出阻抗，从而对噪声和干扰不敏锐。3、稳态 工作情形下， VDD 和 GND 之间没有直接通路，即 没有电流存在（静态电路） ，此时输入和输出保持不变，且没有任何静态功耗。二、直流电压转移特性VTC（输出与输入电平间的关系）1、阈值电压VM ： NMOS、PMOS 均在饱和区，由电流相等（使用饱和区电流公式）求解。1可编辑资料 - - - 欢迎下载精品名师归纳总结短沟器件或高电源电压：使
19、用速度饱和时电流公式I D长沟器件或低电源电压：使用饱和区电流公式（平方律）KVDSAT VGSVTVDSAT 2可编辑资料 - - - 欢迎下载精品名师归纳总结更多精品文档可编辑资料 - - - 欢迎下载精品名师归纳总结学习资料 名师精选 - - - - - - - - - -第 6 页，共 16 页 - - - - - - - - - -可编辑资料 - - - 欢迎下载精品名师归纳总结资料word 精心总结归纳 - - - - - - - - - - - -学习 -好资料可编辑资料 - - - 欢迎下载精品名师归纳总结对称的 CMOS反相器： K nK p ， VTHNVTHP，此时 VM
20、V DD2可编辑资料 - - - 欢迎下载精品名师归纳总结可编辑资料 - - - 欢迎下载精品名师归纳总结2、噪声容限定义：V、V是dVout1 时反相器的工作点。NMVV，NMVV。可编辑资料 - - - 欢迎下载精品名师归纳总结IHILdVinHOHIHLILOL可编辑资料 - - - 欢迎下载精品名师归纳总结可编辑资料 - - - 欢迎下载精品名师归纳总结如 CMOS 反相器对称 （即K nK p ， VTHNVTHP ）：对 VTC 实行线性近似。由两个管可编辑资料 - - - 欢迎下载精品名师归纳总结可编辑资料 - - - 欢迎下载精品名师归纳总结子均处于饱和区（或者速度饱和），由电
21、流相等，对Vin 求导并令VinVM 求解 gdVout，dVin可编辑资料 - - - 欢迎下载精品名师归纳总结可编辑资料 - - - 欢迎下载精品名师归纳总结就V IHVILVOHVOLgV DDgVMV， VIHM。g可编辑资料 - - - 欢迎下载精品名师归纳总结如 CMOS反相器不对称：由 PMOS 在线性区， NMOS 在饱和区，由电流相等，对Vin 求导dVout可编辑资料 - - - 欢迎下载精品名师归纳总结并令1 ，此方程和电流相等方程联立解出Vin 即为 VILdVin。再使PMOS 饱和， NMOS可编辑资料 - - - 欢迎下载精品名师归纳总结可编辑资料 - - - 欢
22、迎下载精品名师归纳总结线性重复上面步骤求V IH 。可编辑资料 - - - 欢迎下载精品名师归纳总结可编辑资料 - - - 欢迎下载精品名师归纳总结最大噪声容限：minNM H， NM L 可编辑资料 - - - 欢迎下载精品名师归纳总结3、反相器链的再生特性规律门具有再生特性的条件：合法区的增益小于1，过渡区增益大于1。更多精品文档可编辑资料 - - - 欢迎下载精品名师归纳总结学习资料 名师精选 - - - - - - - - - -第 7 页，共 16 页 - - - - - - - - - -可编辑资料 - - - 欢迎下载精品名师归纳总结资料word 精心总结归纳 - - - - -
23、 - - - - - - -学习 -好资料三、瞬态特性1、负载电容三部分：当前级MOS 管漏衬电容，下级MOS 管的栅电容，互连线的寄生电容。2、上升下降时间3、传输推迟 时间运算可编辑资料 - - - 欢迎下载精品名师归纳总结tp 测量方法 ：环形振荡器测量法T2t pN （ N 为奇数）可编辑资料 - - - 欢迎下载精品名师归纳总结一个周期时间内，正好N 个低至高翻转响应时间，N 个高至低翻转响应时间。更多精品文档可编辑资料 - - - 欢迎下载精品名师归纳总结学习资料 名师精选 - - - - - - - - - -第 8 页，共 16 页 - - - - - - - - - -可编辑
24、资料 - - - 欢迎下载精品名师归纳总结资料word 精心总结归纳 - - - - - - - - - - - -学习 -好资料运算公式：4、提高反相器速度对于固定的大负载电容可以通过增加器件尺寸提高速度。对于小负载，不会明显增加。5、低功耗电路优化：功耗来源 ：动态功耗 ，输出节点电容充放电。处于2、3、4 区时的 VDD 和 GND 短路电流引起的功耗 。 漏电引起的功耗，截止管的亚阈值漏电，MOS 管反偏漏结的反向漏电流。优化 ： 降低电源电压。 降低开关活动率。四、反相器的设计1、要求：功能、牢靠性、功耗、面积、速度。2、设计第六章、组合规律电路一、 静态电路 ：任意时刻每个门的输出
25、通过一个低阻路径连接到VDD 或者 VSS上，且输出值总是由该电路所实现的布尔函数打算。1、静态互补CMOS：由 PUN 和 PDN 组成（ PUN 和 PDN 是互补规律） 。稳固状态时两个网络中有且仅有一个导通，单级输出是反向的。阈值降落 ：NMOS 做下拉时传强 0，做上拉时传弱 1（由于负载电容充电的过程中 s 端电势上升，当 s 充电到 Vdd-Vth 时 MOS 管截止，而不能充电到 Vdd）。同理， PMOS 做上拉时传强 1，做下拉时传弱 0。晶体管尺寸规划：宽长比 P 是 N 的两倍，串联加倍，并联保持。优点无比规律，电平幅度与器件尺寸无关。稳态时总有对VDD 或 VSS的低
26、阻路径，输出电阻低极高的输入阻抗满电源幅度开关，VOH=VDD， VOL=VSS。鲁棒性好，噪声容限大。电源与的之间无直接通路，无静态功耗更多精品文档可编辑资料 - - - 欢迎下载精品名师归纳总结学习资料 名师精选 - - - - - - - - - -第 9 页，共 16 页 - - - - - - - - - -可编辑资料 - - - 欢迎下载精品名师归纳总结资料word 精心总结归纳 - - - - - - - - - - - -学习 -好资料传播延时与负载电容和晶体管电阻有关，转变尺寸可使得上升下降时间接近。大扇入时的设计技巧传输延时随扇入快速恶化，与扇入成平方关系，由于电阻电容同时
27、增加。传输延时随扇出的关系是每一个附加的扇出在CL上增加了两个栅电容。可以实行 ：在负载以扇出为主时加大晶体管尺寸逐级加大晶体管尺寸，使最靠近输出端的晶体管尺寸最小重新支配输入，使关键信号晶体管靠近输出端（最终到达的输入信号为这个门的关键信号，打算最终速度） 。重组规律结构，在不转变规律的情形下减小扇入，如用三个两输入替代四输入。减小电压摆幅，同时降低了延时和功耗，但下一级门会变慢。插入缓冲器将大的扇入扇出隔离。（大扇入时小扇出，小扇入时大扇出）组合规律链的性能优化规律努力 ：表示一个门与一个反相器供应相同的输出电流时它所表现出来的输入电容比反相器大多少。这个大的倍数称为规律努力。-2、有比规
28、律 （伪 NMOS 规律、 DCVSL规律）由实现规律功能的NMOS 下拉网络和简洁负载组成。以降低稳固性和付出额外功耗为代价减小晶体管数目。原理 ： PDN 关断，上拉负载起作用，VOH=VDD PDN 导通，上拉负载和PDN分压，比例规律。这将降低噪声容限，并且引入静态功耗。伪 NMOS 规律 ：PUN 使用栅极接的的PMOS 负载称为伪NMOS 规律，具有较小的面积和驱动负载。kn/kp 的比例影响VTC外形和反相器VOL 的值。运算伪 NMOS 静态传输特性：为 求 VOL，由 Vin=Vdd 时电流相等， NMOS 线性， PMOS 饱和（由于输出已接近0），Vout=VOL。伪 N
29、MOS 设计 ：驱动管和负载管的尺寸应有一合适比例。为了减小静态功耗，驱动电流IL 应尽可能小为了得到合理的NML， VOL=IL R（ PDN）应当小。为了减小tPLH， IL 应当大为了减小tPHL， R（ PDN）应当小。条件 1 和条件 3 冲突，所以速度快意味着较多的静态功耗和较小的噪声容量。低电平输出时伪NMOS 规律的静态功耗P=VDD IL（ IL 为 PMOS 饱和电流）DCVSL规律（差分串联电压开关规律）互补 NMOS 下拉，交叉连接PMOS 上拉。每个输入以互补形式，同时自身也产生互补输出。更多精品文档可编辑资料 - - - 欢迎下载精品名师归纳总结学习资料 名师精选
30、- - - - - - - - - -第 10 页，共 16 页 - - - - - - - - - -可编辑资料 - - - 欢迎下载精品名师归纳总结资料word 精心总结归纳 - - - - - - - - - - - -学习 -好资料原理 ：设初始时out=1， out =0，就 M1 开， M2 关。当 PDN1 开， PDN2 关，第一out 被下拉，使得 M2 开，进而 out 被上拉， 从而 M1 关。稳固状态， 任何一边的PDN 和相应的PMOS负载不会同时导通，反馈机制保证在不需要负载时将其关闭，但是这一电路仍旧是有比的。特点 ：同时要求正反输入，面积大，但在要求互补输出或者
31、两个PDN 能够共享时比较有利。 比通常的CMOS规律慢，由于反馈作用有滞后现象。完全排除静态电流，无静态功耗，但有较大的翻转过渡电流（翻转器件PMOS 和 PDN 会同时导通一段时间，产生一条短路路径），动态功耗大。共享 PDN 的例子： XOR-XNOR门可编辑资料 - - - 欢迎下载精品名师归纳总结outABAB ，outA BAB ，节约了2 个管子。可编辑资料 - - - 欢迎下载精品名师归纳总结3、传输管规律传输管 ：与前两种规律输入只驱动栅极不同，传输管答应输入驱动栅极和漏极来削减实现规律所需要的晶体管个数。阈值缺失 ：NMOS 传弱 1，强 0。 PMOS传弱 0，强 1。由
32、于要在管子导通时保证不进入截止更多精品文档可编辑资料 - - - 欢迎下载精品名师归纳总结学习资料 名师精选 - - - - - - - - - -第 11 页，共 16 页 - - - - - - - - - -可编辑资料 - - - 欢迎下载精品名师归纳总结资料word 精心总结归纳 - - - - - - - - - - - -学习 -好资料区， VsnVg+Vt=Vt。传输管的输出不能做后级传输管的栅，防止多次阈值缺失 。CMOS 传输门 ：NMOS、PMOS 漏源接在一起，栅极接反相掌握电压。为了保证导电沟道和衬底的隔离，NMOS 衬底必需接的，PMOS衬底必需接VDD。为了获得较快
33、传输速度，要求ID 较大，即需要增大宽长比。特点 ： NMOS 传输低电平好，PMOS 传输高电平好，CMOS 传输门使用NMOS、PMOS 互补性能获得了比单个传输管更好的性能，更接近抱负开关。传输管规律：一个输入做开关掌握。开关网络+缓冲器，结构简洁，速度快。并且抱负开关具有低导通电阻和低寄生电容。但有阈值缺失，且会引起下一级静态功耗。例：F=AB， out= F 。 B 开关供应B=0 时的低阻通路，保证这是 静态电路。由于 B=0 时 F=0，所以下面通路选用NMOS。但上方通路无论使用NMOS 仍是 PMOS都会有阈值缺失。互补传输管规律 （CPL）：互补数据输入。 由于每个信号的两
34、种极性都存在，免去余外反相器。传输管规律阈值缺失的解决方法：电平复原晶体管优点：使用全部电平不是在VDD 就是在 GND，因而排除了静态功耗缺点： 在 NMOS 下拉 X 时电路变为有比规律，由于复原管试图上拉X。并且增加了X 节点电容，减慢了这个门的速度。改用传输门规律：将有阈值缺失的管子替换为传输门。传输门规律（TG）：设计思路类似传输管规律，但使用传输门替换显现阈值缺失的传输管。常见电路：更多精品文档可编辑资料 - - - 欢迎下载精品名师归纳总结学习资料 名师精选 - - - - - - - - - -第 12 页，共 16 页 - - - - - - - - - -可编辑资料 - -
35、 - 欢迎下载精品名师归纳总结资料word 精心总结归纳 - - - - - - - - - - - -学习 -好资料多路开关异或门（ B=1 时反相器工作，B=0 时传输门导通）传输门、传输管规律小结传输管优点 ：寄生电容小，速度快缺点 ：阈值缺失，噪声容限差，会引起下一级静态功耗，导通电阻随电压转变。传输门优点 ：无阈值缺失，导通电阻不变缺点 ：必需供应正反信号，版图设计复杂度大，电容大。设计时都要遵循“低阻”原就 ，任何时候输出都通过低阻路径连到VDD 或 GND。电平复原电路：可以克服传输管阈值缺失，可以排除静态功耗。在 NMOS 下拉（或PMOS 上拉）时属于有比电路，要考虑尺寸。增
36、加了内部节点电容，降低了门速度。复原晶体管的导通会加速NMOS 上拉（或PMOS 下拉），减小了输出的下降（或上升时间）。二、 动态电路 ：将信号值暂存在高阻抗电路节点的电容上。1、预充电 -求值 动态 CMOS电路： 类似伪 NMOS 电路 ，使用一个规律块实现规律功能，把另一个规律块用单个MOS 管替代。 不同的是负载管不是常开的，而是 受时钟信号掌握，且 规律块也加入了时钟掌握，是 无比电路 。一旦动态门的输出被放电，它直到下一次预充电前都不会再回到高电平。2、动态门特点：优点 ：晶体管数目少全摆幅输出（ VOH=VDD， VOL=GND） 无比规律寄生电容小，且PDN 的电流都用来给C
37、L 放电，所以开关速度快总功耗比静态互补CMOS高（较高的翻转概率和额外的时钟负载），比伪 NMOS 功耗低（ VDD和 GND 之间无静态电流和短路电流）。缺点 ：输入信号超过Vtn ， PDN 便开头工作，因此VM 、VIL、VIH 都为 Vtn噪声容限 NML 小，对噪声敏锐对漏电敏锐（如加入反馈管，就在求值阶段变为有比规律）有电荷共享问题预充电时的不真实输出影响下级电路更多精品文档可编辑资料 - - - 欢迎下载精品名师归纳总结学习资料 名师精选 - - - - - - - - - -第 13 页，共 16 页 - - - - - - - - - -可编辑资料 - - - 欢迎下载精品名师归纳总结资料word 精心总结归纳 - - - - - - - - - - - -学习 -好资料需要时钟信号掌握，设计复杂3、动态设计中的问题：漏电 ：主要来源于亚阈值漏电解决方法：电平保持晶体管（或反馈管 ）电荷共享 ： 输入信号在求值阶段变化，可能引起电荷共享问题。如：