《FPGA的数字电压表设计分析方案 .docx》由会员分享，可在线阅读，更多相关《FPGA的数字电压表设计分析方案 .docx（18页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、精品名师归纳总结简易数字电压表设计报告目录第一章 设计指标1.1 设计要求 1.2 硬件环境 其次章 系统概述2.1 设计思想 2 .2 .3.2. .2 可行性可编辑资料 - - - 欢迎下载精品名师归纳总结论证 .42.3 各功能的组成52.4 总体工作过程6第三章 单元电路设计与分析3.1 各单元电路的选择 83.2 设计及工作原理分析 8可编辑资料 - - - 欢迎下载精品名师归纳总结第四章 电路的组构与调试4.1 遇到的主要问题 13.4.2 现象记可编辑资料 - - - 欢迎下载精品名师归纳总结录及缘由分析 . 144.3 解决措施及成效 144.4 功能的测试方法、步骤、设备、记
2、录的数据 15第五章 终止语5.1 对设计题目的结论性看法及进一步改进的意向说明 . 175.2 总结设计的收成与体会 . 17附图电路总图 19参考文献 20第一章 设计指标可编辑资料 - - - 欢迎下载精品名师归纳总结1.1 设计要求设计一个建议数字电压表，一 FPGA 实现模数转换电路实现电压采集，输入电压范畴为05V，辨论率为 8 位二进制。一 LED 气短数码管显示 3 位有效数字，其显示精度为 0.02V 。1.2 硬件环境设计对象的实现环境为 LP-2900 开发装置LP 2900 装置上用到的装置有七段数码显示器、 ADC0804 模数转换器， AD7528 数模转换器，其中
3、 ADC0804 模数转换器的数据输出端口与 AD7528 的数据输入端口并为数据总线。由 FPGA 的 D0 D7I/O 端口把握。 ADC0804 与 AD7528 的片选又 FPGA 的CS1,CS2I/O 端口把握， ADC0804 的输出访能端 RD 与 AD7528 的输入使能 WR 都由 FPGA 的 R/W 端口把握，ADC0804 的数据转换使能端口由 DE3 DE1 组成的数码把握。使用这些端口是应留意两种转换器的分时使用，以防止数据的冲突。七段数码显示器连接为动态扫描的方式，通过3 8 译码器的输出把握各位显示器的共阴极。可编辑资料 - - - 欢迎下载精品名师归纳总结其
4、次章 系统概述2.1 设计思想由于 ADC0804 芯片的转换时间为 100 微秒，所以整个电路由经过分频器分频后的 10KHZ 的时钟驱动。系统一共分为 6 个状态，其中 2、3、4 三个状态把握 AD7528芯片进行按键数据的输入、与转换，将按键产生的数字信号转换为 模拟信号输入到 ADC0804 中。用 5、6 两个状态来把握 ADC0804 将转换好的数字的址信号输入的ROM 中。用 7 状态来把握ADC0804 芯片对模拟信号进行转换。ADC0804 送出的的址信息送到 ROM 后， ROM 送出所要显示的的电压的数值， 12 位数据通过数据选择器 74153 的选择后，输入到现实译
5、码器中，经过译码器译码后对LED 七段数码显示器进行把握，输出三位数据位，一位为单位。2.2 2 可行性论证本试验的状态机的的状态支配有多种方式可编辑资料 - - - 欢迎下载精品名师归纳总结方案一： 8 状态的状态机让计数器在 111 时置位，置位为 000 ，就构成为 8 状态的状态机， 使用此状态机时需要编辑显示译码器使其有灭显位，对七段数码显示器的后两位进行灭显。方案二： 6/5 状态机的状态机让计数器在 111 时置位，置位为 010/011 ，构成 6/5 状态的状态机。使用此状态机时不用设置灭显位。使用LED 七段数码显示器的后 4 位进行显示。同时用输出状态的后两位来驱动741
6、53 的时钟来经行数据选择。实现电路图如下2.3 各功能的组成整个电路分为时钟发生部分、状态机、状态译码部分、ROM 、电压（数字形式）的输入与的址输出总线、显示电路部分。可编辑资料 - - - 欢迎下载精品名师归纳总结1、时钟发生部分时钟发生部分又一个分频器构成，其功能为使LP 2900 产生的 10MHZ 的时钟信号分频后将其频率降低，降低到合适的频率输出，来驱动整个电路。2、状态机状态机又一个计数器构成，来产生6 种状态，使各个芯片、显示电路部分、 ROM 、与总线电路部分能够分时工作，而不产生数据冲突。3 状态译码部分状态译码部分是将状态机产生的6 个状态合理的进行支配，给各个电路，次
7、部分为整个电路的最重要的核心部分。可视为整个电 路的大脑。4 ROMROM 是用来接收 ADC0804 产生的数字信号，将其作为的址， 取出相应储存单元的数据，将其输送给现实电路部分。既ROM 是数据的储存器。5 数据总线部分此部分的主要功能是使各个部分直接进行数据的传送与接受。6 显示电路部分此部分电路为显示最终的结果既测量电压的部分。2.4 总体工作过程参考原理框图如下可编辑资料 - - - 欢迎下载精品名师归纳总结1设计 CS1、CS2、RW、OE、LD 各信号的把握规律和单稳态电路。分析综合（ Analysis & Synthesis）后仿真，观看各信号是否中意把握要求。 2输入动态扫
8、描显示译码模块，单位符显示码用常数模块设置。3. 参考节 1.2.5 例 1 建立电压数据转换表数据文件。如在Matlab 环境中运算将 A/D 采样输出 x 变换成电压测量值y 的函数，可在其命可编辑资料 - - - 欢迎下载精品名师归纳总结令窗中输入与转换函数运算式（ 数命令行：xy2555100 ）相应的 Matlab 的函可编辑资料 - - - 欢迎下载精品名师归纳总结y=round linspace 0,255,256*5*100/255。乘以 100 的目的是将函数值 y 整数部分扩展成 3 位。x 取 0255共 256 个整数值，所以显示命令可以是reshape（y,8,32）
9、或 reshape（ y,16,16） 。执行命令后拷贝Matlab 命令窗显示的 256 个运算结果。4. 在 QuartusII 中建立新的数据文件（扩展名 .mif 或.hex）。依据设计预习预备选择合适的字数（Number of words）和位数（ Word size）。文件打开后将数据显示格式调整为十六进制：“View ”可编辑资料 - - - 欢迎下载精品名师归纳总结“ Memory Radix” “ Hexadecimal”。将步骤 3 的运算结果粘贴入数据文件储备单元中，三位十进制数符依十六进制格式转换成3 组BCD 码储备。5. 输入库参数储备模块lpm_rom，选择的址端
10、口锁存方式，锁存信 号为 LD 。ROM 的址先用 8 个按键把握，模拟 A/D 转换数据。 ROM 的 12 位 输 出 控 制 动态 扫 描 显 示 译码 模 块 的 输 入 。 全 编 译（ Compilation ）下载后转变按键，观看显示值是否符合要求。比如，按键数据为“ 10000000”时，应当显示“ 2.50U”。6. 设计 ADC0804 的把握电路。 A/D 输入把握 ROM 的址。 FPGA 的数据输入、输出端口选择双向端口bidir 。编译下载后用电位器调剂模拟输入电压，记录 05V 范畴内的 10 组电压显示值，并用万用表测量实际输入电压数据。分析测量辨论率、测量精度
11、和A/D 转换的线性度。7. 假如接受 DAC输出电压，设计 AD7528 的把握电路。 D/A 数据由 8 个按键通过三态门输出。编译下载后转变按键，用万用表测试DAC的 输 出电 压， 改 变按 键观 察电 压 值是否 满 足 关系 式 ：可编辑资料 - - - 欢迎下载精品名师归纳总结Vo2.5N B255V 。比如，按键数据为“ 10000000”时， DAC 的输出数可编辑资料 - - - 欢迎下载精品名师归纳总结据应当在 1.25V 左右。8. 连接 AD7528 输出 DAC-A （或 DAC-B ）与 ADC0804 的输入Ui 。转变按键，从高位至低位逐位使各位为“1”。记录
12、万用表测量的电压值和电压显示值，分析A/D 、D/A 转换的辨论率、精度和线性度。可编辑资料 - - - 欢迎下载精品名师归纳总结第三章 单元电路设计与分析（1）分频器电路设计如图，我们选用 7490 芯片，其 QD 引脚可实现 CLKB 的 5 分频， QA 引脚可实现 CLKA 的二分频。所以我们将LP 2900 的时钟信号输入到 CLKB ，再将 QD 接到 CLKA 上，就 QA 输出的信号的时钟为 LP 2900 的特别之一，这样设计实现了频率的特别频，同时也保证了占空比为 50%。我们再将多个特别频的分频器串联，便可以将10MHZ 的时钟信号转换为我们所需的10KHZ 的时钟信号。
13、（ 2）状态机可编辑资料 - - - 欢迎下载精品名师归纳总结如图，由于我们需要6 个状态来进行支配，我们将分频器输出的时钟输入到计数器，并将置位的数值设置为0010，并设置在输出端输出 0111 时进行置位，如此我们便是计数器变成模为6 的计数器，就可产生 6 个工作状态。（ 3）状态译码电路如图，我们用 2、3、4 用与门连接，使其变为一个状态来把握片选 CS2 与 R/W 端， 5、6 并为一个状态来把握片选 CS1 与 R/W 端， 7 状态为 ADC0804 转换状态，所以将5、6 状态与 7 状态相与，是可编辑资料 - - - 欢迎下载精品名师归纳总结5、6、7 三个状态时 CS1
14、 都为有效电平。由于两芯片的 RD 与 WR 引脚在 LP 2900 由一个引脚把握，所以 R/W 在 2、3、4、5、6 状态时为有效电平，在 7 状态时无效。（4） ）ROMROM 为整个电路的数据储存部分，由于ADC0804 将模拟信号转换为 8 位的数字信号，而我们又是将此信号当作ROM 的的址，所以我们的 ROM 设计为有 8 跟的址线，又由于我们需要显示3 位有效数据，而数据是以 BCD 码的形式存放，所以我们设计ROM 有 12 根数据输出线。由于 ROM 的的址线接数据总线 D0 D7，在数字数据输入时我们需要使ROM 的的址线处于的址所存状态，是信号不会直接从按键输入的 RO
15、M 中，所以我们用 CS1 与上 R/W 取非来可编辑资料 - - - 欢迎下载精品名师归纳总结把握 ROM 的 CLK 端，来实现我们需要的功能。（5） ）数据总线部分由于 ADC0804 与 AD7528 两个芯片的数据线全部都连在LP 2900 的 D0 D7 端，此端口既需要输入，又需要输出，我们接受BIDIR 引脚，我们需要在 ADC0804 输入数据到 ROM 是按键不能够输入数据，我们使用三态门来把握按键，并用CS1 的信号来把握三态门的使能端，来达到目的。（6） 显示电路部分如图，我们先要将 ROM 中的数据依据时序进行选择，再将其输入到显示译码器中。由于我们使用的是6 状态的
16、状态机，我们的状态码三位，而我们的74153 芯片的时钟只有两个输入口，所以我们使用状态码的低两位，来驱动74153 工作。然后我们将 74153 的输出端接到显示译码器的输入端，我们需要显示0 9 的数字及单位V，所以我们需要将状态译码器编辑为10 个状态， 0000 1001 为可编辑资料 - - - 欢迎下载精品名师归纳总结显示 0 9，而 1010 显示 V。最终将显示译码器的输出端连接到七段数码显示器的端口。第四章 电路组构与调试4.1 遇到的主要问题 将程序下载到以后，四位显示错位 在连接电位器以后转动电位器显示始终为0。 连接好与以后，按键输入的值会不经转换直接显示在七段数码显示
17、器上。 在更换好其他错误后，电压表任然不能正常工作。4.2 现象记录及原因分析数码管显示错位，说明白数据选择器在相对应的时序没有选择设计者所需要显示的通道，由于状态是从开头的，这是可编辑资料 - - - 欢迎下载精品名师归纳总结内的译码器会选择第三个段来显示数据，且我们使用的是状态码的的两位来作为数据选择器的时钟，所以我们需要转变数据选择器与所对应的几条线路的接线次序。将电位器连接好以后，数据不变且为，有两种错误会引起这种现象。第一是的使能端被支配的时序有错误，在该锁存时没有锁存，二是整个电路的时序支配有错误。此错误需要对电路进行进一步的检查。与连接后，按键信号直接输入到中，有很大可能是对三态
18、门的使能端的时序支配有错误，三态门在该显现高阻态是没有被拉低。在改正其他部分电路后电压表仍然不能正常的工作，设计者认为应当是状态译码部分有一些问题。4.3 解决措施及成效 我们依据设计的时序对数据选择器的数据输入端的次序进行了修改，便使显示位数次序正常。 、者在对与三态门的使能需要在什么时候为有效，什么时候为无效进行了仔细分析以后，设计出了现有的连接方法，保证了在输出数字数据时的不锁存，其他时序处于锁存电平。并使三态门的使能端在是为有效电平，使按键可以将数据送入，同时使三态门在工作时被禁止，显现高阻态，从而不影响可编辑资料 - - - 欢迎下载精品名师归纳总结的数据输出。 在经过修改后，电路仍
19、然不能正常工作，此时设计者对电路进行了仔细的检查，并最终发觉了一个低级错误，及状态译码器的输入端中都接在了状态机的输出上，所以导致了整个电路的时序错乱，是电压表不能正常的工作，在改正此错误后，调试数字电压表，就成功的显示了测量电压，全部问题自此都被解决。4.4 功能的测试方法、步骤、设备、记录的数据记录数据：测试方法及步骤：1. 连接 ADC0804的 Ui 和 AD7528的 Uo，转变按键，从高位值低位逐位使各位为“ 1”。用万用表测量 Ui 的电压值和电压显示值。记录数据。2. 实际电压的测试：在 ADC0804的 Uo处输入并联在一个电位器上，通过转变电位器的阻值，转变5v 电压源所加
20、在电位器上的电压。并用万能表测其实际的电压。通过对 比七段显示器上的电压值和万用表上的电压值，来测试 所设计的简易电压表是否正确。表一：万用表测量值0.231V0.976V1.414V1.761V2.15V显示器0.24V0.98V1.43V1.76V2.18V误差0.39%0.04%1.13%0.01%2.00%万用表测量值2.79V3.22V4.14V4.47V4.91V显示器2.82V3.25V4.10V4.51V4.94V误差1.10%0.93%0.97%0.89%0.61%可编辑资料 - - - 欢迎下载精品名师归纳总结表二：按键输入100000000010111100101001万
21、用表测量1.22V0.43V0.37D/A 转换误差2.4%6.5%7.5%电压显示值1.25V0.45V0.39VA/D 转换误差2.46%4.65%5.41%按键输入111010011110111100001101万用表测量2.23V2.29V0.10VD/A 转换误差2.2%2.1%2.3%电压显示值2.27V2.33V0.12VA/D 转换误差1.79%1.74%20%第五章 终止语1 对设计题目的结论性看法及进一步改进的意向说明此电压表能进行以下的电压的测量，但精度不够高，当所测量的数值越大时，所显现的误差会增大，但对于所需精度不高的电压测量中，可以应用此电压表去测量。由于电压表的误
22、差会逐步加大，所以我们可以想方法在不转变使用的，芯片的前提下，估计对的设置进行转变，可能可以提高测量的精度。同时我们仍可以将显示设备进行改进，接受更高端的进行显示。5.2 总结设计的收成与体会这次课程设计综合了数电学习的大部分内容，是对我数电学问的一次综合的考量。此次设计不仅考量了我们对数电学问的把握，同时仍考查了我们个人的独自分析问题，解决问题的才能，同时仍让我们明白了在接到一个工程后应当如何去分析，解决问题，如何完成工程开发出产品。在这设计中，我很快便完成了电路的模块设计可编辑资料 - - - 欢迎下载精品名师归纳总结与连接，并且在一段时间以后解决了部分的设计错误。但在检查最终一个连接错误时，我却花费了和从前进行全部步骤所用时间的总和一样多的时间来检查这种连接的低级错误，由此可以看出，我们不管在做什么事情是，都不要盲目的自信自己不会显现低级错误， 低级错误永久都最致命的错误，往往会让你付出大量的时间与代价去改正这个错误。附图电路总图 可编辑资料 - - - 欢迎下载精品名师归纳总结参考文献 可编辑资料 - - - 欢迎下载精品名师归纳总结基于 FPGA 的数字电路系统设计崔葛瑾 主编 西安电子科技高校出版社数字电子技术基础杨松华 冯毛官 孙万蓉 等主编 西安电子科技高校出版社WZQ可编辑资料 - - - 欢迎下载