《2022年电子线路信完整性设计方案与EDA防真技术.docx》由会员分享，可在线阅读，更多相关《2022年电子线路信完整性设计方案与EDA防真技术.docx（5页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、精品学习资源电子线路信号完整性设计与 EDA防真技术王峰，徐宁，李福林信息工程高校电子技术学院讨论所，郑州4500041. 引言随着电子技术的进展，深亚微M工艺在 IC 设计中得到了广泛使用，使得芯片的集成规模变得更大， IC 芯片朝着大规模、小体积、高速度的方向飞速进展；从电子行业的进展来看，70 岁月，先后显现了大功率晶体管和功率场效应晶体管Power Mosfet，导致集成电路 IC 与微处理器 Microprocessor为代表的微电子技术的突飞猛进；80 岁月，显现了另一个功率器件绝缘栅双极晶闸管IGBT ；IGBT 操作便利且可掌握很大的电流及很高的电压，接着开发的是场控晶闸管MC
2、T；90 岁月，主要是讨论Silicon硅和 SiC 碳化硅 等半导体材料；近几年，电路集成、系统集成及其封装等工作已经成为电子技术的研发重点；与此同时，电子产品的功能越来越强大，电子线路也越来越复杂，在电子线路设计中，芯片体积减小、集成化程度提高导致了电路的布局布线难度变大，而同时信号的频率仍在提高，从而使得电子线路设计难度越来越大；在这种情形下，电子线路的设计必需考虑到信号的完整性，以及电路的仿真技术等问题；2. 电子线路的信号完整性设计处理高速数字系统的振铃和串扰问题始终是一个令人头疼的问题，特殊是在今日，越来越多的芯片工作在 300MHz的频率以上，信号的边沿越来越陡，这些高速器件性能
3、的增加也给电子线路设计带来了困难；同时，高速系统的体积不断减小使得印制板的密度快速提高；这样，信号完整性问题就成为电子线路设计中越来越值得留意的问题，这个问题解决的好坏与否直接影响产品性能，这已是毋庸置疑的；信号完整性 Signal In-tegrity，简称 SI 是指信号未受到损耗的一种状态，它表示信号质量和信号传输后仍保持正确的功能特性；差的信号完整性不是由某一单一因素导致的，而是电子线路设计中多种因素共同引起的；主要的信号完整性问题包括反射reflec-tion、上冲 overshoot和下冲undershoot、振铃 ringing和围绕振荡 rounding、地平面反弹噪声grou
4、nd bounce、串扰crosstalk、电磁干扰 EMI 和电磁兼容 EMC等；表 2-1 列出了电子线路中常见的信号完整性问题与可能引起该信号完整性的缘由，并给出了相应的解决方案；目前，在电子线路设计中，仍采纳以下方法进一步解决信号完整性问题:表 2-1常见信号完整性问题及解决方法欢迎下载精品学习资源掌握同步切换输出数量，掌握各单元的最大边沿速率dI/dt和 dV/dt ，从而得到最低且可接受的边沿速率；为高输出功能块 如时钟驱动器 挑选差分信号；在传输线上端接无源元件 如电阻、电容等 ，以实现传输线与负载间的阻抗匹配；端接策略的挑选应当是对增加元件数目、开关速度和功耗的折中，且端接串联
5、电阻R 或 RC电路应尽量靠近鼓励端或接收端；合理布局，依据信号电流流向，进行合理的布局，可减小信号间的干扰；假如布线空间答应的话，增加线与线之间的间距；走线时, 削减并行线长度 , 可以以 jog 方式布线 如图 2-1 ；图 2-1 jog走线方式PCB叠层设计，增加地线层数量，将信号层紧邻地平面层可以削减EMI 辐射；电源层和地线层紧邻耦合，可降低电源阻抗，从而降低EMI；电磁兼容优化设计，使之能成为符合各国或地区电磁兼容性EMC标准；电磁兼容设计主要是对电流谐波的抑制、对振铃电压的抑制、对传导干扰信号的抑制、对辐射干扰电压的抑制、对高压静电的排除等方法；另外，采纳基于信号完整性分析的一
6、体化设计流程图 2-2 ）解决信号完整性问题，其主要思想是利用仿真技术，在电子线路设计早期尽可能地解决信号完整性问题，提出满意信号完整性要求、时序要 求、 EMC/EMI要求，并满意加工制造与测试条件的总体方案和设计准就，最大限度地降低产品成本，提高研发速度；图 2-2基于信号完整性分析的一体化流程欢迎下载精品学习资源3. 基于 IBIS 模型的 EDA仿真技术随着运算机技术和集成电路技术的进展，电子线路设计已经步入了EDA仿真等；本文只介绍IBIS 仿真；3.1 IBIS模型的简况IBIS 模型是一种基于V/I曲线对 I/O buffer快速精确建模的方法，是反映芯片驱动和接收电气 特性的一
7、种国际标准；它供应一种标准的文件格式来记录如驱动源输出阻抗、上升/ 下降时间及输入负载等参数以及驱动器、接收器的行为描述，但不包含器件内核的结构、工艺和性能等信息，从而有效爱护了IC 开发商的学问产权；因此与SPICE模型相比， IBIS 模型比较简单从器件生产厂家获得；同时IBIS 仿真具有很高的精度，而且其仿真速度比SPICE 仿真速速快 25 倍左右；按器件引脚输入、输出性质的不同，IBIS 模型中所包含的要素也不同；主要有两种，即输出引脚和输入引脚模型，图3-1 描述的是输出引脚的模型；模块1 表示自器件 Pad 到 Pin 的寄生参数，其中C_comp表示由输出 Pad、钳位二极管引
8、起的输出电容，L_pkg 、R_pkg 以及 C_pkg 表示由绑定引线和Pin 引起的电感、电阻和电容；模块2 表示器件内部的 ESD爱护二极管或钳位二极管，模块3 表示开关管的开关动态特性，在模型文件中用dV/dt表示，打算信号的沿速率；模块4 和模块 5 分别表示下拉开关管和上拉开关管，用模型文件中的V/I曲线表示；图3-2 描述的是输入引脚的IBIS 模型，它只包含模块1 和模块2；图 3-1输出引脚下的 IBIS 模型欢迎下载精品学习资源图 3-2输入引脚的 IBIS 模型3.2 IBIS模型的仿真设计过程IBIS 供应两条完整的V/I曲线，分别代表驱动器为高电平和低电平状态，以及在
9、确定转换速度下 状态转换的曲线； V/I曲线的作用在于为IBIS 供应爱护二极管、TTL 图腾柱驱动源和射极跟随输出等非线性效应的建模才能；同时，IBIS模型不但含有每个引脚的寄生参数，如封装寄生电感、电容和电阻，而且 有表示信号沿速率的dV/dt和端口特点的 V/I曲线，所以 IBIS 仿真具有精度高、仿真速度快的特点，被现在的 EDA软件广泛采纳如 Mentor 和 Cadence 等；1 挑选器件和模型电子线路设计中，器件的挑选特别重要，主器件与各外围器件之间的匹配情形将直接影响到系统功能的实现，这样，我们先利用仿真工具进行仿真，把握主器件与各外围器件之间的匹配情形，在设计真正开头之前就
10、可以将最匹配的器件选中，从而在设计早期就将信号完整性问题加以掌握；模型的正确与否将直接影响到仿真结果，因此必需保证元器件的模型参数能正确反应仿真的规定条件，如频率、电公平；2 确认仿真分析的信号对于电子线路设计来说，不要求全部的信号都要做信号完整性分析，由于有些信号属于低速信号且对信号的要求不太严格；这时只对要求严格的信号进行仿真即可，节省研发时间；3 确定仿真参数和分析方式欢迎下载精品学习资源仿真参数，是指驱动源的开关速度、布线最大/ 最小答应长度、传输线阻抗、阻抗容限及PCB参数等；在仿真前，定义好各种仿真参数是很重要的，由于仿真参数的精确度将直接影响到仿真结果的可信度；同时，分析方式的选
11、用也要谨慎考虑，设计后的信号反射及串扰往往能反映实际走线的真实情形；而对于约束条件，肯定要依据规律电平要求和器件本身的参数去确定，可通过元器件的电气参数、规格书等来确认合理的值；4 进行仿真分析当全部条件和参数设定好后，即可开头进行仿真运算了；由于信号多且运算量大，因此，最好先找一些最极端的条件来仿真，如最短、最大的长度等；这样可准时发觉问题，并做出修改；5 分析输出结果输出结果有报表和波形两种方式，通常是先看报表，假如发觉可疑和超出范畴的报告数据，再看波形分析缘由；预走线分析的结果通常是用于产生约束条件，而走线后分析的结果就是验证真实的设计能否满意所规定的约束条件；一旦发觉数据超出范畴，应当
12、找出解决方法，并再次仿真；当分析完成后，就可将获得的约束条件等电气规章储存下来应用到类似的电子线路设计中；依据以上的仿真设计过程，设计人员就可基本解决电子线路设计中显现的信号完整性问题，从而提高产品的性能和缩短研发周期；4. 终止语电子线路设计在电子工程、信息工程和自动掌握领域都有广泛的应用，然而其设计方法和相关标准仍很不完善；基于此，本文主要就电子线路设计中的信号完整性问题进行了探讨，并具体说明白当前流行的 EDA仿真技术，期望能在电子线路研发领域起到肯定的积极作用；参考文献 : 1 肖文伟基于信号完整性分析的高速系统一体化设计J光纤通信技术.2003 2 李震梅等模拟电子技术课程设计的CAD实现 J电气电子教案学报，1999 3 Electronics workbench technicial reference， 1996 4 崔建明 . 电工电子 EDA仿真技术 M. 北京 : 高等训练出版社， 2004欢迎下载