《2022年浅析数字AV产品的抗干扰设计.docx》由会员分享，可在线阅读，更多相关《2022年浅析数字AV产品的抗干扰设计.docx（6页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、精品学习资源数字 AV产品的抗干扰设计1 前言电磁兼容，即 EMC （ Electromagnetic Compatibility），是指干扰可以在不损害信息的前提下与有用信号共存；随着数字化产品的不断问世，其电磁兼容性的设计越来越引起人们的重视；由于高速数字电路工作时，会产生大量的高频干扰信号，处理不好，不仅影响本身性能，而且仍会影响四周环境；以VCD 机为例， VCD 机中有高速数字信号处理电路，存在大量的脉冲干扰，处理不当，将影响音视频的质量和读盘纠错才能；严峻时高频干扰脉冲会通过电源或空间发射出来， 影响四周电子设备的正常工作；现以 VCD 机为例争论数字AV 产品的抗干扰设计；2 数
2、字 AV 产品的特点目前，数字 AV 产品除了廉价大众化的VCD 机外，为了满意广大用户对音视频产品的品质要求，厂商又不断地开发DVD 和数字电视等数字AV 产品；数字 AV 产品的核心是 DSP（ DigitalSignal Processor）系统， 对音视频信号进行高速的数字信号处理，使人们视听享受达到较完善 的境地；同时，由于数字信号处理的码率很高，如VCD 视盘机 MPEG1视频数据率和音频数 据率之和约 1 5 Mb s ；DVD MPEG2音视频可变码率平均为469 Mb s，最大速率达 10 7Mb s ，可见码率之高，处理系统又与高速的储备器协作使用进行数据的读写；随着码率的
3、不断提高， 数字信号处理的速度越来越快，产生与速度成正比的大量干扰脉冲，且频率越来越高， 幅度越来越大，结果对产品的抗干扰设计带来更大的难度，也是产品品质高低的关键所在；3 数字电路的常见干扰噪声对数字 AV 产品这样一个数字信号处理系统来说，常见以下几种噪声：（ 1）电源噪声：在该数字系统中，主要由于受DSP 电路、 CPU 、动态储备器件和其它数字规律电路在工作过程中规律状态高速变换造成系统电流和电压变化产生噪声，温度变化时的直流噪声以及供电电源本身产生的噪声等等；（ 2）地线噪声：在系统内，假如在各部分的地线之间显现电位差或者存在接地阻抗便会引起接地噪声；（ 3）反射噪声：传输线路各部分
4、的特性阻抗不同或与负载阻抗不匹配时，所传输的信号在终端（或临界）部位发生反射，使信号波形发生畸变或产生震荡；（ 4）串扰噪声：产生缘由是由于扁平电缆或束捆导线等传输线之间，印制电路板内平行印制导线之间的电磁感应，以及高速开关电流通过分布电容等寄生参数把无用信号成分叠加在目的信号上引起的；4 电源和地线噪声的抑制在数字 AV 产品中大量地应用了CMOS的数字器件和数字模拟混合器件，如DSP 芯片、CPU 、动态 RAM 、D A 变换器和其它数字规律器件，当设备工作时这些器件同时工作会使电欢迎下载精品学习资源路板内的电源电压和地电平波动， 导致信号波形产生尖峰过冲或衰减震荡， 造成数字 IC 电
5、路的噪声容限下降， 而引起误动作， 其缘由是数字 IC 的开关电流 I 和电源线、 地线的电阻 R 所造成的电压降 eR IR 与印条和元器件引脚的分布电感 L 所造成的感应电压降 eL L（ dI dt ）两者一起作用；由图 1 的模型可以进一步说明， 假如线路中的电流从50 A变成 2 mA ，上升沿为 10HHns ， 就电阻引起的压降为：eR IR 2200 0 4 ，单位是 mV ，电感引起的压降是：eL L（ dI dt ） 400 （ 2 0 05 ） 1078，单位也是 mV ；可见由分布电感引起的电压降相当大；由于数字 AV 产品中有好多条高频数字信号线，因此， 电源和地线的
6、干扰是相当严峻的；其次，由于一部分CMOS电路是数字模拟混合器件，如D A 转换器件，依据CMOS 的基本理论， 数字模拟二部分电路形成在同一个N 型的芯片上， 假如只有数字部分电源VDD 供电，尽管模拟电源未接，VDD 的电能会转换到模拟部分N 上去， VDD 电压依旧会显现于模拟电源 VCC 脚上；同样， VDD 上存在的噪声亦会显现在VCC 上，由于 VDD 和 VCC 上的噪声作用造成数模混合电路，如音频D A PCM1710的 THD N 和动态范畴下降，影响整机的性能； aH为了抑制电源和地线噪声，在数字AV 产品设计中可以实行以下措施：（ 1）选用贴片元件和尽可能缩短元件的引脚长
7、度，以减小元件分布电感的影响；选用噪声容限大的数字 IC ；（ 2）在 VDD 及 VCC 电源端尽可能靠近器件接入滤波电容，以缩短开关电流的流通途径， 用 10 F铝电解和 01F独石电容并联接在电源脚上；对于 MPEG 板主电源输入端和MPEG 解码芯片以及 DRAM ，SDRAM等高速数字IC 的电源端可以用钽电解电容代替铝电解，由于钽电解的对地阻抗比铝电解小得多；（ 3）印制板布局时，要将模拟电路区和数字电路区合理地分开，电源和地线单独引出，电源供应处聚集到一点；PCB 布线时， 高频数字信号线要用短线，主要信号线最好集中在PCB板中心，时钟发生电路应在板中心邻近，时钟扇出应采纳菊链式
8、或并联布线，同时电源线尽可能远离高频数字信号线或用地线隔开；（ 4）印制板的电源线和地线印制条尽可能宽，以减小线电阻，从而减小公共阻抗引起的干扰噪声；（ 5）对数模混合电路，VDD 与 VCC 应当联到模拟电源VCC ， AGND 与 DGND接到模拟地 AGND ，如图 2 所示，依据BB ，PHILIPS ，东芝公司试验结果，建议把D A 器件视为模拟器件， MPEG 电路与 D A 器件连接如图 3， D A 器件必需置于 AGND上，同时要供应一条数字回路供这些数字噪声能量反馈回信号源，以减小数字器件的噪声对模拟电路的影响，使 D A 器件的动态特性提高；实测 VCD 机 MPEG 解
9、压板数字电源VDD 与模拟电源VCC 的噪声电平如图4 所示，由波形可知，电源上叠加的噪声电平已相当小，VDD 噪声电平与 VCC 噪声电平波形基本一样，且数字电源噪声电平明显大于模拟电源的噪声电平，这说明这些干扰脉冲主要由数字信号产生的；欢迎下载精品学习资源5 反射干扰噪声的抑制在数字信号处理系统中，要进行许多时钟信号和数字信号的传输，因其传输线路始端和终端阻抗不匹配， 所传输的信号会在阻抗不连续处发生反射，使传输的信号波形显现上冲、下降和振荡； 反射仍会降低器件噪声容限，加大推迟时间， 而且如传输线传输时间与所传输的推迟时间大致相同， 反射会带来严峻的后果，有的使传输的信息产生错误，有的使
10、电压超过电路的极限值影响电路的正常工作；传输线上阻抗不匹配，即特性阻抗为Z0 的传输线与阻抗不等于Z0 的信号源、负载电路、负载元件或者特性阻抗不等于Z0 的线路连接；通常情形下，传输线是无损耗线，单位长度传输线的传输时间 和特性阻抗，式中C， L 为单位长度传输的分布电容和分布电感；bVa传输线最大匹配线长度lmax trv k式中： lmax 单位 mbtr 传输信号的前沿时间（s）v 电磁波速度， 1 4108 1 4108 m s k 体会常数，一般取k 4 5假如传输线的长度超过lmax ，应在其始端和终端进行阻抗匹配；现在对信号在传输线上的传输过程做一分析：信号从始端动身，经传输线
11、向终端负载，由于阻抗不匹配就会造成信号严峻畸变；下面以VCD 机机芯 DSP 信号输出端至 MPEG 板之间传输线为例进一步加以说明；用长 10cm 束捆线和长60cm 扁平电缆作传输线进行对比试验；先用束捆线作试验， 用泰克 TDS 520A 数字示波器测得DSP 输出端和 MPEG 板输入端的波形基本一样，以如图 5 所示 BCK 波形为例；由图 5 可见， BCK 的上升沿时间 Tr 10 ns，其 lmax 50 cm ，因此束捆线长度l 10 cm lmax ，因是短线，传输时间很短不必进行阻抗匹配；然而如把束捆线换成长60 cm 的扁平电缆， BCK 的波形如图 6 所示；由 BC
12、K 波形知，换成扁平电缆后，波形畸变明显变大，主要是上升沿变差，上升时间tr 变大和波形的波峰谷比变大；其缘由是扁平电缆的长度l 60cm lmax 50cm ，传输电缆要作长线处理， 其阻抗必需进行匹配，DSP 输入端的上升时间变长是由于反射至DSP 输出端反射波的反射系数有正有负而形成波峰和波谷使上升时间tr 变长， DATA ， LRCK 波形也有类似情形；通过上述比较试验，要抑制反射干扰，要设法使发送端和终端的阻抗匹配，或者把传输线 的长度尽可能缩短，即l lmax ，由于是民用产品，仍要考虑到生产成本及生产加工过程便利等缘由；在数字 AV 产品中，实行的措施为：（ 1） DSP 输出
13、端加适当电阻使之与束捆线和扁平电缆的特性阻抗基本相一样，发送端的阻抗基本匹配，抵消了数字信号脉冲上升下降的过冲；（ 2）把束捆线的长度缩短为l lmax ，因线很短，波形畸变稍微；实际结果使DSP 的波形明显改善，实际电路如图7 所示；欢迎下载精品学习资源（3 ）用终端二极管取代匹配电阻，此法已广泛应用于数字IC 的芯片制作中，作为输入输出端的匹配和爱护网络，如图8 ；这种匹配方法有以下优点：能改善终端波形；对发送端的电平高低没有影响；补设便利，同机有多个负载时达到正确匹配；具有爱护作用，有效抑制过冲脉冲；（4 ）加整形电路可减小连接线不匹配引起干扰噪声的影响，整形电路通常加在输入端前且要注意
14、不能产生信号新的相位变化；如图 9 是 PHILIPS3 碟 VCD 机芯与 MPEG板进行时钟传输时在 MPEG 板时钟输入端加接的一个整形电路；6 数字信号的串扰抑制所谓串扰是指信号传输线在传输信号的过程中，在其相邻信号线上引起严峻的干扰噪声，大多发生在扁平电缆、 束捆导线或印制板电路上平行的印制导线之间；串扰的强弱与相邻两信号线 之间的互阻抗和信号本身的阻抗有关；下面争论扁平电缆的串扰问题；现代数字 AV 产品中，广泛使用扁平电缆做连接导线，虽有许多优点，然而如使用不当，很易发生串扰， 引起意相不到的问题，影响数字产品的正常工作；扁平电缆的各导线之间均有分布电容，如图 10 所示；经实际
15、测量，每10 cm长的相邻导线间的分布电容约3 pF ；频率为 100 MHz时， 1 pF 电容的阻抗为1 6 k ， 10cm 传输的耦合阻抗仅为0 5 k ，而且扁平电缆导线的分布电容与其长度成正比，布线较长时串扰更为严峻；以VCD 机为例，信号为数百千赫兹、数兆赫兹的方波和 10 20 MHz的时钟信号，其含有的几十倍的高次谐波，信号频谱最高近数百兆赫兹，这种高频重量极易通过扁平电缆各导线之间的分布电容相互串扰；在VCD 机试制时，笔者做过对比试验，分别用 60 cm 长扁平电缆和 10 cm 长的束捆线连接DSP 与 MPEG板，其波形如图11 所示；由图 11 可见， 60 cm
16、扁平电缆上的干扰明显比10cm 长束捆线上的干扰大的多，说明扁平电缆分布电容与长度成正比，干扰又与分布电容成正比；如把 DSP 输出端的 BCK 时钟断开， 60cm 扁平电缆的 LRCK 波形如图 12 所示；由图 12 可以看出， LRCK 干扰点明显削减和干扰脉冲幅度下降；由此说明干扰大部分来自 BCK 方波信号， 导线间保持肯定距离可降干扰；在松下 130 330DVD 机中， 机芯数据输出为并口方式，与 MPEG 板之间用软性印制电缆连接，由于 DVDMPEG2的码率是 VCD 机的几倍，且主时钟的频率比VCD 高，所以，每根数据时钟线之间用地线隔开，连接电缆表面涂覆一层导电层加以屏
17、蔽，可以减小线间的分布电容，从而减小线间的相互串扰和高频脉冲向外辐射；在数字 AV产品中实行了以下措施：（ 1）尽可能缩短信号线的传输长度；（ 2）在多种电平的信号传输时，应尽量把前后沿时间相近的同级电平信号划为一组传输；就 VCD来说， DATA，BCK，LRCK信号与主时钟之间用一根地线相互隔离；必要时用屏蔽线代替束捆线来传输MCLK和 BCK时钟，减小串扰和辐射；（ 3）如条件答应，在双面印制板布线时，正面传输高频数字信号和时钟信号，在其传输印制电路背面尽可能加大接地面积，这样由于平行导线间的分布电容在导线接近地平面时会变小的欢迎下载精品学习资源缘故，信号线之间串音干扰会减小；在MPEG
18、芯片、 DRAM、SDRAM及其它高速数字器件印制板布线时，其背面布上大片地线，地线可以吸取屏蔽器件产生的高频脉冲噪声；7 数字信号处理系统的抗干扰设计实际上，电源线电流变化产生的感应压降、数字信号传输的反射干扰和数字信号间的串扰相互之间有着亲密联系且密不行分的；反映在数字信号处理系统中，其危害性最大的是高频脉冲噪声；所以，抑制高频脉冲噪声是数字AV 产品电磁兼容性设计的重要组成部分；在 VCD 设计过程中，整机调试时，遇到整机工作时功能出错，通过内置检测程序检测到CPU 和 MPEG芯片 CL680A1连接如图 13 ，用示波器观看 HRDY 和 HCK 上高频毛刺较大， 采纳在 HRDY
19、上并联一个 51pF 电容，而 HCK 考虑到并联电容会影响其上升和下降时间，采纳触发器对 HCK 进行整形如图 14 ，此处 MCLK 时钟频率远大于HCK 频率；通过实行以上措施后， 用内置检测程序检测数据通信的精确率大，达到100 ，整机工作完全正常；为了提高系统的抗干扰性能，在数字AV 产品中可采纳如下措施：*a（ 1）增加总线的抗干扰才能；#u4采纳三态门方式总线结构，总线加上拉电阻使总线在瞬时处于稳固的高电平而排除总线处于电压不稳固的悬浮状态，总线须加缓冲器；pg+l（ 2）用软件排除干扰；在系统设计时，虽在硬件上作了种种改进，但抗干扰成效并不显著，如显现系统的“死机 ” 和数据传
20、输错误等等，从软件着手可加以改进：（ A）使用监控计时器（ Watch Dog Timer ） 来检测系统是否受干扰，一旦系统受到干扰立刻实行系统中断使系统重新进行初始化后再启动，以排除干扰影响；（ B）采纳软件容错技术就是承认故障和错误是客观事实，并考虑实行措施来排除、抑制、减小其造成的影响；（ 3）提高系统掌握信号抗干扰才能；在系统中通常有 RESET ， STB 等掌握线， CPU 与其掌握器件的传输距离较远且掌握线阻抗较高， 易受脉冲噪声干扰， 对等掌握信号在被控器件的输入端并接一个20pF 电容能排除干扰， 而对 RESET等掌握信号并接0 01H- 3F电容，干扰问题也可解决；对掌
21、握线加缓冲驱动器，使掌握线的阻抗变低，也具有抑制干扰的作用；（ 4） IC 不用端子的处理；对于这些空着不用的端子肯定要妥当处理，否就噪声很简单通过分布电容而进入这些端子；对电路造成干扰；如TTL ，CMOS电路不用的输入端加1 10k 的上拉电阻，触发器不用的输出端并一个小容量的陶瓷电容等等；8 电源电路的抗干扰措施试验争论说明， 电源电路的抗干扰措施完善了，电子线路的抗干扰问题就解决了一大半；假如不留意这一点， 在复杂的电子线路内部处处加抗干扰措施，最终也并不肯定能有很好的成效；另外， 电源本身也是一个干扰源，如电源纹波、自激振荡、开关电源产生的尖峰脉冲噪声，都是对电子线路造成干扰的重要缘
22、由；对于数字AV 产品来说，提高电源电路的抗干扰才能尤为重要；以 VCD 设计为例，所用的电源经受了从线性电源、高压开关电源和低压开关电源的过程；早期产品使用线性电源存在如下问题：ulXqd欢迎下载精品学习资源（ 1）电磁兼容性能不好，电源端注入干扰和整机的辐射干扰很难达到国家标准；（ 2）整机的音视频的性能指标达不到国家优等品标准；（ 3）由于整机具有AC 电源 10 和 20 的稳压性能要求，主电源5V 稳压块的功耗很大，造成稳压块有过热现象，产生热噪声，纹波抑制才能下降，稳压器件过热影响整机牢靠性；同时，由于散热器的加大，稳压块的分布电容变大，这是造成电源端注入干扰大的缘由；针对上述问题
23、，在电源变压器的前端加装电源滤波器，如图15，这种电源滤波器具有良好抑制共模噪声和串模噪声的才能，来隔离外部和内部脉冲噪声的干扰；在电源端注入干扰测试时，在 0 5 30MHz频率范畴内，对大于10 MHz 干扰脉冲噪声作用不大，这是由于5V 电源稳压块、电源变压器和电源滤波器电感线圈的分布电容较大造成的；而对整机音视频性能指标和辐射干扰改善很小；通过加强MPEG板电源滤波去耦，多处加装滤波电容和多处加铜皮接地，同时适当加大 5V 电源的散热器，测试结果性能基本达到标准要求，而多处加铜皮接地给生产和工艺带来困难；由于线性电源存在缺陷，故采纳开关电源来取代线性电源；先试验高压开关电源，由于开关管
24、电源是经沟通220V 电源整流滤波后的电源电压约300V 直流，且以 20kHz 以上的频率开关工作，在电源线路内的dU dt ， dI dt 变化很猛烈，产生了很大的浪脉电压脉冲和其它各种噪声，形成了猛烈的干扰源；虽然实行一些措施抑制噪声并应用在VCD 机中，整机的性能指标很难令人中意；而后，经理论分析得知，造成猛烈干扰的缘由是开关管的工作电压过高，因此，设法降低开关管的工作电压而试用低压开关电源，试验达到相当中意的结果；低压开关电源的方框图如图 16 ；与高压开关电源比较可知，开关管工作电压降至十几伏，dU dt ， dI dt 比高压开关电源低得多， 产生的浪脉电压脉冲要小得多，而且开关
25、管的功耗和反峰电压减小使开关管的分布电容减小许多，结果是浪脉电压脉冲对DSP 系统影响大大减小；由于低压开关电源电路分路电容的减小， DSP 系统产生的高频脉冲噪声通过电源向外辐射受到有效抑制；整机应用低压开关电源后测试结果为： 电源端注入干扰和辐射干扰较易达到国家标准，特殊是电源端注入干扰成效更加明显， 整机的音视频性能也易达到国家优等品标准；低压开关电源因使用了降低变压器而使成本相对提高，但是对于一些数字AV 产品，由于抗干扰要求相当高，选用低压开关电源是相当合适的，对提高整机的性能是相当有益的；9 终止语国际上非常重视电子产品的EMC 设计，欧美、日本等国电子产品的电磁兼容标准是强制执行的；因此，在数字AV 产品设计、试制过程中，应把EMC 设计作为设计过程的重要一环， 从元件选购、电路板设计及整机整体布局严格依据数字电路的抗干扰设计要求，可以设计、开发出具备良好电磁兼容性能和优良音视频性能的数字AV 产品；欢迎下载