《2022年某公司电子类招聘题目精选.docx》由会员分享，可在线阅读，更多相关《2022年某公司电子类招聘题目精选.docx（26页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、精品学习资源模拟电路1、基尔霍夫定理的内容是什么？（仕兰微电子）2、平板电容公式C= S/4 kd ；（未知）3、最基本的如三极管曲线特性；（未知）4、描述反馈电路的概念，列举他们的应用；（仕兰微电子）5、负反馈种类（电压并联反馈，电流串联反馈，电压串联反馈和电流并联反馈）；负反 馈的优点（降低放大器的增益灵敏度，转变输入电阻和输出电阻，改善放大器的线性和非 线性失真，有效地扩展放大器的通频带，自动调剂作用）（未知）6、放大电路的频率补偿的目的是什么，有哪些方法？（仕兰微电子）7、频率响应，如：怎么才算是稳固的，如何转变频响曲线的几个方法；（未知）8、给出一个查分运放，如何相位补偿，并画补偿后
2、的波特图；（凹凸）9、基本放大电路种类（电压放大器，电流放大器，互导放大器和互阻放大器），优缺点，特殊是广泛采纳差分结构的缘由；（未知）10、给出一差分电路，告知其输出电压Y+ 和 Y-, 求共模重量和差模重量；（未知）11、画差放的两个输入管；（凹凸）12、画出由运放构成加法、减法、微分、积分运算的电路原理图；并画出一个晶体管级的 运放电路；（仕兰微电子）13、用运算放大器组成一个10 倍的放大器；（未知）14、给出一个简洁电路，让你分析输出电压的特性（就是个积分电路），并求输出端某点 的 rise/fall 时间； Infineon 笔试试卷 欢迎下载精品学习资源15、电阻 R 和电容 C
3、 串联，输入电压为R 和 C 之间的电压，输出电压分别为C 上电压和 R 上电 压，要求制这两种电路输入电压的频谱，判定这两种电路何为高通滤波器，何为低通滤波器；当 RCT 时，给出输入电压波形图，绘制两种电路的输出波形图；（未知）16、有源滤波器和无源滤波器的原理及区分.（新太硬件）17、有一时域信号 S=V0sin2pif0t+V1cos2pif1t+2sin2pif3t+90,当其通过低通、带通、高通滤波器后的信号表示方式；（未知）18、挑选电阻时要考虑什么？（东信笔试卷）19、在 CMOS 电路中，要有一个单管作为开关管精确传递模拟低电平，这个单管你会用 P 管 仍是 N 管，为什么？
4、（仕兰微电子）20、给出多个 mos 管组成的电路求5 个点的电压； Infineon 笔试试卷 21、电压源、电流源是集成电路中常常用到的模块，请画出你知道的线路结构，简洁描述 其优缺点；（仕兰微电子）22、画电流偏置的产生电路，并说明；（凹凸）23、史密斯特电路 ,求回差电压；（华为面试卷）24、晶体振荡器 ,似乎是给出振荡频率让你求周期 应当是单片机的 ,12 分之一周期 （华为面试卷）25、LC 正弦波振荡器有哪几种三点式振荡电路，分别画出其原理图；（仕兰微电子）26、VCO 是什么 ,什么参数 压控振荡器 . （华为面试卷）27、锁相环有哪几部分组成？（仕兰微电子）欢迎下载精品学习资
5、源28、锁相环电路组成，振荡器（比如用D 触发器如何搭）；（未知）29、求锁相环的输出频率，给了一个锁相环的结构图；（未知）30、假如公司做高频电子的，可能仍要RF 学问，调频，鉴频鉴相之类，不一一列举；（未知）31、一电源和一段传输线相连（长度为L, 传输时间为 T），画出终端处波形，考虑传输线 无损耗；给出电源电压波形图，要求绘制终端波形图；（未知）32、微波电路的匹配电阻；（未知）33、DAC 和 ADC 的实现各有哪些方法？（仕兰微电子）34、A/D 电路组成、工作原理；（未知）35、实际工作所需要的一些技术学问面试简洁问到 ；如电路的低功耗，稳固，高速如何做到，调运放，布版图留意的地
6、方等等,一般会针对简历上你所写做过的东西具体问，肯定会问得很细 （所以别把什么都写上， 熟知之类的词也别用太多了），这个东西各个人就不一样了，不好说什么了；（未知）数字电路1、同步电路和异步电路的区分是什么？（仕兰微电子）2、什么是同步规律和异步规律？（汉王笔试）同步规律是时钟之间有固定的因果关系；异步规律是各时钟之间没有固定的因果关系；3、什么是 线与 规律，要实现它，在硬件特性上有什么具体要求？（汉王笔试）欢迎下载精品学习资源线与规律是两个输出信号相连可以实现与的功能；在硬件上，要用oc 门来实现，由于不用 oc 门可能使灌电流过大，而烧坏规律门；同时在输出端口应加一个上拉电阻；4、什么是
7、 Setup 和 Holdup 时间？（汉王笔试）5、 setup 和 holdup 时间 ,区分 .（南山之桥）6、说明 setup time 和 hold time 的定义和在时钟信号推迟时的变化；（未知）7、说明 setup 和 hold time violation ，画图说明 ，并说明解决方法 ；（威盛 VIA2003.11.06上海笔试试卷）Setup/hold time是测试芯片对输入信号和时钟信号之间的时间要求；建立时间是指触发 器的时钟信号上升沿到来以前，数据稳固不变的时间；输入信号应提前时钟上升沿（如上升沿有效） T 时间到达芯片，这个T 就是建立时间 -Setup tim
8、e.如不满意 setup time,这个数据就不能被这一时钟打入触发器，只有在下一个时钟上升沿，数据才能被打入触发器；保持时间是指触发器的时钟信号上升沿到来以后，数据稳固不变的时间； 假如 hold time不够， 数据同样不能被打入触发器.建立时间 Setup Time 和保持时间（ Hold time ）；建立时间是指在时钟边沿前，数据信号需要保持不变的时间；保持时间是指时钟跳变边沿后数据信号需要保持不变的时间； 假如不满意建立和保持时间的话，那么 DFF 将不能正确地采样到数据， 将会显现 metastability 的情形；假如数据信号在时钟沿触发前后连续的时间均超过建立和保持时 间，
9、那么超过量就分别被称为建立时间裕量和保持时间裕量；8、说说对数字规律中的竞争和冒险的懂得，并举例说明竞争和冒险怎样排除；（仕兰微 电子）9、什么是竞争与冒险现象？怎样判定？如何排除？（汉王笔试）在组合规律中，由于门的输入信号通路中经过了不同的延时，导致到达该门的时间不一样叫竞争； 产生毛刺叫冒险； 假如布尔式中有相反的信号就可能产生竞争和冒险现象；解决方法：一是添加布尔式的消去项，二是在芯片外部加电容；欢迎下载精品学习资源10、你知道那些常用规律电平？TTL 与 COMS 电平可以直接互连吗？（汉王笔试）常用规律电平： 12V ，5V ，3.3V ；TTL 和 CMOS 不行以直接互连， 由于
10、 TTL 是在 0.3-3.6V 之间，而 CMOS 就是有在 12V 的有在 5V 的； CMOS 输出接到 TTL 是可以直接互连； TTL 接到 CMOS 需要在输出端口加一上拉电阻接到 5V 或者 12V ；11、如何解决亚稳态；（飞利浦大唐笔试）亚稳态是指触发器无法在某个规定时间段内达到一个可确认的状态；当一个触发器进入亚稳态时， 既无法猜测该单元的输出电平，也无法猜测何时输出才能稳固在某个正确的电平上； 在这个稳固期间， 触发器输出一些中间级电平，或者可能处于振荡状态，并且这种无用的输出电平可以沿信号通道上的各个触发器级联式传播下去；12、IC 设计中同步复位与异步复位的区分；（南
11、山之桥）13、MOORE与 MEELEY状态机的特点；（南山之桥）14、多时域设计中 ,如何处理信号跨时域；（南山之桥）15、给了 reg 的 setup,hold 时间，求中间组合规律的delay 范畴； （飞利浦大唐笔试）Delay q, 仍有 clock 的 delay,写出打算最大时钟的因素，同时给出表达式；（威盛VIA 2003.11.06上海笔试试卷）18、说说静态、动态时序模拟的优缺点；（威盛VIA 2003.11.06上海笔试试卷）欢迎下载精品学习资源19、一个四级的 Mux, 其中其次级信号为关键信号如何改善 timing ；（威盛VIA2003.11.06上海笔试试卷）20
12、、给出一个门级的图，又给了各个门的传输延时，问关键路径是什么，仍问给出输入，使得输出依靠于关键路径；（未知）21、规律方面数字电路的卡诺图化简，时序（同步异步差异），触发器有几种（区分， 优点），全加器等等；（未知）22、卡诺图写出规律表达使；（威盛VIA 2003.11.06上海笔试试卷）23、化简 FA,B,C,D= m1,3,4,5,10,11,12,13,14,15的和；（威盛）24、please show the CMOS inverter schmatic,layout and its cross sectionwith P-well process.Plot its transf
13、er curve Vout-Vin And also explain the operation region of PMOS andNMOS for each segment of the transfer curve.（威盛笔试卷 circuit design-beijing-03.11.09 ）25、To design a CMOS invertor with balance rise and fall time,please define the ration of channel width of PMOS and NMOS and explain.26、为什么一个规范的倒相器中P
14、管的宽长比要比 N 管的宽长比大？（仕兰微电子）27、用 mos 管搭出一个二输入与非门；（扬智电子笔试）28、please draw the transistor level schematic of a cmos 2 input AND gate and explain which input has faster response for output rising edge.less delay time ；（威盛笔试卷 circuitdesign-beijing-03.11.09 ）29、画出 NOT,NAND,NOR的符号，真值表，仍有transistor level 的电路；（
15、Infineon笔试）30、画出 CMOS 的图，画出 tow-to-one mux gate ；（威盛 VIA 2003.11.06上海笔试试卷）欢迎下载精品学习资源31、用一个二选一 mux 和一个 inv 实现异或；（飞利浦大唐笔试）32、画出 Y=A*B+C的 cmos 电路图；（科广试卷）33、用规律们和 cmos 电路实现 ab+cd；（飞利浦大唐笔试）34、画出 CMOS 电路的晶体管级电路图，实现Y=A*B+CD+E；（仕兰微电子）35、利用 4 选 1 实现 Fx,y,z=xz+yz ；（未知）36、给一个表达式f=xxxx+xxxx+xxxxx+xxxx用最少数量的与非门实
16、现 （实际上就是化简）；37、给出一个简洁的由多个NOT,NAND,NOR组成的原理图，依据输入波形画出各点波形；（ Infineon 笔试）38、为了实现规律（A XOR B ） OR （ C AND D ），请选用以下规律中的一种，并说明为什么？ 1） INV 2 ） AND 3 ）OR 4 ） NAND 5 ） NOR 6 ） XOR答案： NAND （未知）39、用与非门等设计全加法器；（华为）40、给出两个门电路让你分析异同；（华为）41、用简洁电路实现，当A 为输入时，输出 B 波形为（仕兰微电子）42、A,B,C,D,E进行投票，多数听从少数，输出是F（也就是假如 A,B,C,D
17、,E 中 1 的个数比 0多，那么 F 输出为 1，否就 F 为 0），用与非门实现，输入数目没有限制；（未知）43、用波形表示 D 触发器的功能；（扬智电子笔试）44、用传输门和倒向器搭一个边沿触发器；（扬智电子笔试）欢迎下载精品学习资源45、用规律们画出 D 触发器；（威盛 VIA 2003.11.06上海笔试试卷）46、画出 DFF 的结构图 ,用 verilog 实现之；（威盛）47、画出一种 CMOS 的 D 锁存器的电路图和版图；（未知）48、D 触发器和 D 锁存器的区分；（新太硬件面试）49、简述 latch 和 filp-flop的异同；（未知）50、LATCH和 DFF 的
18、概念和区分；（未知）51、latch 与 register 的区分 ,为什么现在多用 register.行为级描述中 latch 如何产生的；（南山之桥）52、用 D 触发器做个二分颦的电路.又问什么是状态图；（华为）53、请画出用 D 触发器实现 2 倍分频的规律电路？（汉王笔试）54、怎样用 D 触发器、与或非门组成二分频电路？（东信笔试）55、How many flip-flop circuits are needed to divide by 16. Intel 16分频？56、用 filp-flop和 logic-gate 设计一个 1 位加法器，输入 carryin 和 curre
19、nt-stage，输出carryout 和 next-stage. （未知）57、用 D 触发器做个 4 进制的计数；（华为）58、实现 N 位 Johnson Counter,N=5 ；（南山之桥）59、用你熟识的设计方式设计一个可预置初值的7 进制循环计数器， 15 进制的呢？ （仕兰微电子）60、数字电路设计当然必问Verilog/VHDL，如设计计数器；（未知）欢迎下载精品学习资源61、BLOCKING NONBLOCKING赋值的区分；（南山之桥）62、写异步 D 触发器的 verilog module ；（扬智电子笔试）module dff8clk , reset, d, q ；i
20、nput clk ；input reset；input 7:0 d ；output 7:0 q ；reg 7:0 q ；always posedge clk or posedge resetifresetq = 0 ；elseq = d；endmodule63、用 D 触发器实现 2 倍分频的 Verilog 描述？ （汉王笔试）module divide2 clk , clk_o, reset ；input clk , reset ；output clk_o ；欢迎下载精品学习资源wire in ；reg out ；always posedge clk or posedge resetif
21、resetout = 0 ；elseout = in ；assign in = out ；assign clk_o = out ；endmodule64、可编程规律器件在现代电子设计中越来越重要，请问：a 你所知道的可编程规律器件有哪些？b 试用 VHDL 或 VERILOG 、ABLE 描述 8 位 D 触发器规律；（汉王笔试）PAL ， PLD ， CPLD ， FPGA ；module dff8clk , reset, d, q ；input clk ；input reset；input d ；output q；欢迎下载精品学习资源reg q；always posedge clk or
22、posedge resetifresetq = 0 ；elseq = d；endmodule65、请用 HDL 描述四位的全加法器、5 分频电路；（仕兰微电子）66、用 VERILOG或 VHDL写一段代码，实现10 进制计数器；（未知）67、用 VERILOG或 VHDL写一段代码，实现排除一个glitch ；（未知）68、一个状态机的题目用verilog 实现（不过这个状态机画的实在比较差，很简洁误会的）；（威盛VIA 2003.11.06上海笔试试卷）69、描述一个交通信号灯的设计；（仕兰微电子）70、画状态机，接受1， 2， 5 分钱的卖报机，每份报纸5 分钱；（扬智电子笔试）71、设
23、计一个自动售货机系统，卖 soda水的， 只能投进三种硬币，要正确的找回钱数；（1）画出 fsm（有限状态机）；（ 2）用 verilog 编程，语法要符合fpga 设计的要求；（未知）72、设计一个自动饮料售卖机，饮料10 分钱，硬币有5 分和 10 分两种，并考虑找零：（1） 画出 fsm（有限状态机）；（ 2）用 verilog 编程，语法要符合fpga 设计的要求；（ 3） 设计欢迎下载精品学习资源工程中可使用的工具及设计大致过程；（未知）73、画出可以检测 10010 串的状态图 ,并 verilog 实现之；（威盛）74、用 FSM 实现 101101 的序列检测模块；（南山之桥）
24、a 为输入端， b 为输出端，假如 a 连续输入为 1101 就 b 输出为 1，否就为 0；例如 a： 0001100110110100100110b： 0000000000100100000000请画出 state machine；请用 RTL 描述其 state machine；（未知）75、用 verilog/vddl 检测 stream 中的特定字符串（分状态用状态机写）；（飞利浦大唐笔试）76、用 verilog/vhdl 写一个 fifo 掌握器 包括空，满，半满信号 ；（飞利浦大唐笔试）77、现有一用户需要一种集成电路产品， 要求该产品能够实现如下功能： y=lnx ，其中，
25、x 为 4 位二进制整数输入信号； y 为二进制小数输出，要求保留两位小数；电源电压为 35v 假设公司接到该工程后， 交由你来负责该产品的设计，试争论该产品的设计全程； （仕兰微电子）78、sram， falsh memory ，及 dram 的区分？（新太硬件面试）79、给出单管 DRAM的原理图 西电版数字电子技术基础作者杨颂华、冯毛官205页图 9 14b，问你有什么方法提高refresh time，总共有 5 个问题，记不起来了；（降低温度，增大电容储备容量）（Infineon 笔试）80、Please draw schematic of a common SRAM cell wit
26、h 6 transistors,point out which nodes can store data and which node is word line control.（威盛笔试卷 circuitdesign-beijing-03.11.09 ）欢迎下载精品学习资源81、名词 :sram,ssram,sdram名词 IRQ,BIOS,USB,VHDL,SDRIRQ: Interrupt ReQuestBIOS: Basic Input Output SystemUSB: Universal Serial BusVHDL: VHIC Hardware Description Langu
27、ageSDR: Single Data Rate压控振荡器的英文缩写 VCO ；动态随机储备器的英文缩写DRAM ；名词说明，无聊的外文缩写罢了，比如PCI、 ECC、DDR 、 interrupt 、pipeline IRQ,BIOS,USB,VHDL,VLSI VCO压控振荡器 RAM 动态随机储备器 ，FIR IIR DFT 离散傅立叶变换 或者是中文的，比如：a.量化误差 b.直方图 c.白平稳IC 设计基础（流程、工艺、版图、器件）1、我们公司的产品是集成电路，请描述一下你对集成电路的熟识，列举一些与集成电路相关的内容（如讲清晰模拟、数字、双极型、CMOS 、MCU 、RISC 、C
28、ISC、DSP、ASIC 、FPGA 等的概念）；（仕兰微面试卷目）2、 FPGA 和 ASIC 的概念，他们的区分；（未知）答案： FPGA 是可编程 ASIC ；欢迎下载精品学习资源ASIC: 专用集成电路，它是面对特地用途的电路，特地为一个用户设计和制造的；依据一个用户的特定要求，能以低研制成本，短、交货周期供货的全定制，半定制集成电路；与门阵列等其它ASICApplication Specific IC相比，它们又具有设计开发周期短、设计制造成本低、开发工具先进、规范产品无需测试、质量稳固以及可实时在线检验等优点3、什么叫做OTP 片、掩膜片，两者的区分何在？（仕兰微面试卷目）4、你知
29、道的集成电路设计的表达方式有哪几种？（仕兰微面试卷目）5、描述你对集成电路设计流程的熟识；（仕兰微面试卷目）6、简述 FPGA 等可编程规律器件设计流程；（仕兰微面试卷目）7、 IC 设计前端到后端的流程和eda 工具；（未知）8、从 RTL synthesis 到 tape out 之间的设计 flow, 并列出其中各步使用的tool. （未知）9、 Asic 的 design flow ；（威盛 VIA 2003.11.06上海笔试试卷）10、写出 asic 前期设计的流程和相应的工具；（威盛）11、集成电路前段设计流程，写出相关的工具；（扬智电子笔试）先介绍下 IC 开发流程：1.）代码
30、输入（ design input用 vhdl 或者是 verilog 语言来完成器件的功能描述，生成hdl 代码语言输入工具： SUMMIT VISUALHDLMENTOR RENIOR图形输入 : composercadence；欢迎下载精品学习资源viewlogic viewdraw2.）电路仿真（ circuit simulation将 vhd 代码进行从前规律仿真，验证功能描述是否正确数字电路仿真工具：Verolog ： CADENCE Verolig-XLSYNOPSYS VCSMENTOR Modle-simVHDL : CADENCE NC-vhdlSYNOPSYS VSSMEN
31、TOR Modle-sim模拟电路仿真工具：*ANTI HSpice pspice， spectre micro microwave: eesoft : hp3.）规律综合（ synthesis tools规律综合工具可以将设计思想vhd 代码转化成对应肯定工艺手段的门级电路；将初级仿真 中所没有考虑的门沿（gates delay）反标到生成的门级网表中,返回电路仿真阶段进行再 仿真；最终仿真结果生成的网表称为物理网表；12、请简述一下设计后端的整个流程？（仕兰微面试卷目）13、是否接触过自动布局布线？请说出一两种工具软件；自动布局布线需要哪些基本元 素？（仕兰微面试卷目）欢迎下载精品学习资源
32、14、描述你对集成电路工艺的熟识；（仕兰微面试卷目）15、列举几种集成电路典型工艺；工艺上常提到0.25,0.18 指的是什么？（仕兰微面试卷目）16、请描述一下国内的工艺现状；（仕兰微面试卷目）17、半导体工艺中，掺杂有哪几种方式？（仕兰微面试卷目）18、描述 CMOS 电路中闩锁效应产生的过程及最终的结果？（仕兰微面试卷目）19、说明 latch-up 现象和 Antenna effect 和其预防措施 .（未知）20、什么叫 Latchup.（科广试卷）21、什么叫窄沟效应. （科广试卷）22、什么是 NMOS 、PMOS、 CMOS ？什么是增强型、耗尽型？什么是PNP、NPN ？ 他
33、们有什么差别？（仕兰微面试卷目）23、硅栅 COMS 工艺中 N 阱中做的是 P 管仍是 N 管， N 阱的阱电位的连接有什么要求？（仕兰微面试卷目）24、画出 CMOS 晶体管的 CROSS-OVER 图（应当是纵剖面图），给出全部可能的传输特性和转移特性；（Infineon 笔试试卷）25、以 interver 为例,写出 N 阱 CMOS 的 process 流程 ,并画出剖面图；（科广试卷）26、Please explain how we describe the resistance in semiconductor. Compare the resistance of a meta
34、l,poly and diffusion in tranditional CMOS process.（威盛笔试卷 circuitdesign-beijing-03.11.09 ）欢迎下载精品学习资源27、说明 mos 一半工作在什么区；（凹凸的题目和面试）28、画 p-bulk的 nmos 截面图；（凹凸的题目和面试）29、写 schematic note（？）， 越多越好；（凹凸的题目和面试）30、寄生效应在 ic 设计中怎样加以克服和利用；（未知）31、太底层的 MOS 管物理特性感觉一般不大会作为笔试面试卷，由于全是微电子物理， 公式推导太罗索，除非面试出题的是个老学究；IC 设计的话需
35、要熟识的软件: Cadence,Synopsys, Avant， UNIX当然也要大致会操作；32、unix命令 cp -r, rm,uname ；（扬智电子笔试）单片机、 MCU 、运算机原理1、简洁描述一个单片机系统的主要组成模块，并说明各模块之间的数据流流向和掌握流流向；简述单片机应用系统的设计原就；（仕兰微面试卷目）2、画出 8031 与 2716（ 2K*8ROM ）的连线图， 要求采纳三 -八译码器， 8031 的 P2.5,P2.4和 P2.3 参与译码， 基本地址范畴为 3000H-3FFFH ；该 2716 有没有重叠地址？依据是什么？ 如有，就写出每片2716 的重叠地址范
36、畴；（仕兰微面试卷目）3、用 8051 设计一个带一个 8*16 键盘加驱动八个数码管（共阳）的原理图；（仕兰微面试卷目）4、 PCI 总线的含义是什么？ PCI 总线的主要特点是什么？（仕兰微面试卷目）5、中断的概念？简述中断的过程；（仕兰微面试卷目）6、如单片机中断几个 /类型，编中断程序留意什么问题；（未知）欢迎下载精品学习资源7、要用一个开环脉冲调速系统来掌握直流电动机的转速，程序由8051 完成；简洁原理如下： 由 P3.4 输出脉冲的占空比来掌握转速，占空比越大， 转速越快； 而占空比由 K7-K0 八个开关来设置，直接与P1 口相连（开关拨到下方时为0 ，拨到上方时为 1 ，组成
37、一个八位二进制数 N ），要求占空比为N/256 ； （仕兰微面试卷目）下面程序用计数法来实现这一功能，请将空余部分添完整；MOV P1 ， #0FFHLOOP1： MOV R4 ，#0FFHMOV R3 ， #00HLOOP2： MOV A ，P1SUBB A ， R3JNZ SKP1SKP1： MOV C ， 70HMOV P3.4 ， CACALL DELAY：此延时子程序略欢迎下载精品学习资源AJMP LOOP18、单片机上电后没有运转，第一要检查什么？（东信笔试卷）9、 What is PC Chipset.（扬智电子笔试）芯片组（ Chipset）是主板的核心组成部分，依据在主板上
38、的排列位置的不同，通常分为北桥芯片和南桥芯片；北桥芯片供应对CPU 的类型和主频、内存的类型和最大容量ISA/PCI/AGP插槽、 ECC 纠错等支持；南桥芯片就供应对KBC （键盘掌握器）、 RTC （实时时钟掌握器）、 USB （通用串行总线）、 Ultra DMA/3366EIDE数据传输方式和 ACPI（高级能源经管） 等的支持； 其中北桥芯片起着主导性的作用，也称为主桥 （ Host Bridge ）；除了最通用的南北桥结构外，目前芯片组正向更高级的加速集线架构进展，Intel 的 8xx 系列芯片组就是这类芯片组的代表，它将一些子系统如IDE 接口、音效、 MODEM 和 USB
39、直接接入主芯片，能够供应比PCI 总线宽一倍的带宽，达到了266MB/s ；10、假如简历上仍说做过cpu 之类，就会问到诸如cpu 如何工作，流水线之类的问题；（未知）11、运算机的基本组成部分及其各自的作用；（东信笔试卷）12、请画出微机接口电路中，典型的输入设备与微机接口规律示意图（数据接口、掌握接口、所存器 /缓冲器）； （汉王笔试）13、cache 的主要部分什么的；（威盛VIA 2003.11.06上海笔试试卷）14、同步异步传输的差异（未知）15、串行通信与同步通信异同,特点 ,比较；（华为面试卷）欢迎下载精品学习资源16、RS232c 高电平脉冲对应的TTL 规律是 .负规律
40、. （华为面试卷）信号与系统1、的话音频率一般为3003400HZ ，如对其采样且使信号不失真，其最小的采样频率应为多大？如采纳8KHZ 的采样频率，并采纳8bit 的 PCM 编码，就储备一秒钟的信号数据量有多大？（仕兰微面试卷目）2、什么耐奎斯特定律 ,怎么由模拟信号转为数字信号；（华为面试卷）3、假如模拟信号的带宽为5khz,要用 8K 的采样率，怎么办？ lucent 两路？4、信号与系统 :在时域与频域关系；（华为面试卷）5、给出时域信号，求其直流重量；（未知）6、给出一时域信号，要求（1）写出频率重量，（ 2）写出其傅立叶变换级数；（3） 当波形经过低通滤波器滤掉高次谐波而只保留一
41、次谐波时，画出滤波后的输出波形； （未知）7、 sketch 连续正弦信号和连续矩形波都有图 的傅立叶变换；（ Infineon 笔试试卷）8、拉氏变换和傅立叶变换的表达式及联系；（新太硬件面题）DSP、嵌入式、软件等1、请用方框图描述一个你熟识的有用数字信号处理系统，并做简要的分析； 假如没有， 也可以自己设计一个简洁的数字信号处理系统，并描述其功能及用途；（仕兰微面试卷目）2、数字滤波器的分类和结构特点；（仕兰微面试卷目）欢迎下载精品学习资源3、 IIR ， FIR 滤波器的异同；（新太硬件面题）4、拉氏变换与 Z 变换公式等类似东西，任凭翻翻书把如.hn=-a*hn-1+b* n a.
42、求hn 的 z 变换； b.问该系统是否为稳固系统；c.写出 FIR 数字滤波器的差分方程；（未知）5、 DSP 和通用处理器在结构上有什么不同，请简要画出你熟识的一种DSP 结构图；（信威 dsp 软件面试卷）6、说说定点 DSP 和浮点 DSP 的定义（或者说出他们的区分）（信威 dsp 软件面试卷）7、说说你对循环寻址和位反序寻址的懂得.（信威 dsp 软件面试卷）8、请写出【 8，7】的二进制补码，和二进制偏置码；用Q15 表示出 0.5 和 0.5.（信威 dsp 软件面试卷）9、 DSP 的结构（哈佛结构）；（未知）10、嵌入式处理器类型 如 ARM ，操作系统种类（Vxworks,ucos,winCE,linux），操作系统方面偏 C