《2022年《计算机组成原理》总结完整版.docx》由会员分享，可在线阅读，更多相关《2022年《计算机组成原理》总结完整版.docx（21页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、欢迎使用 KNKJ2022DXZY系统运算机组成原理学科复习总结第一章运算机系统概论.本章内容： 本章主要表达运算机系统的组成、运算机系统的分层结构、以及运算机的一些主要指标等.需要把握的内容： 运算机软硬件的概念,运算机系统的层次结构、体系结构和运算机组成的概念、冯 .诺依曼的主要思想及其特点、运算机的主要指标.本章主要考点： 概念1、当前的 CPU 由那几部分组成组成？掌握器、运算器、寄存器、cache 高速缓冲储备器 2、一个完整的运算机系统应包括那些部分？配套的硬件设备和软件系统3、什么是运算机硬件、运算机软件？各由哪几部分组成？它们之间有何联系？运算机硬件是指运算机的实体部分,它由看
2、得见摸得着的各种电子元器件,各类光、电、机设备的实物组成；主要包括运算器 ALU 、掌握器 CU 、储备器、输入设备和输出设备五大组成部分；软件是运算机程序及其相关文档的总称,主要包括系统软件、应用软件和一些工具软件；软件是对硬件功能的完善与扩充,一部分软件又是以另一部分软件为基础的再扩充；4、冯 诺依曼运算机的特点运算机由运算器、储备器、掌握器、输入设备和输出设备五大部件组成指令和数据以同等位置存于储备器内,可按地址寻访指令和数据用二进制表示指令由操作码和地址码组成,操作码用来表示操作的性质,地址码用来表示操作数在储备器中的位置指令在储备器内按次序存放机器以运算器为中心,输入输出设备和储备器
3、间的数据传送通过运算器完成5、运算机硬件的主要技术指标机器字长： CPU 一次能处理数据的位数,通常与CPU 中的寄存器位数有关储备容量： 储备容量 = 储备单元个数 储备字长； MAR （储备器地址寄存器）的位数反映储备单元的个数,MDR （储备器数据寄存器）反映储备字长主频 吉普森法运算速度MIPS每秒执行百万条指令CPI执行一条指令所需的时钟周期数FLOPS每秒浮点运算次数其次章运算机的进展及应用.本章内容： 本章主要表达运算机系统、微型运算机系统的进展过程以及应用；.需要把握的内容： 运算机的进展的不同阶段区分的方法、微型运算机进展中的区分、摩尔定律.本章主要考点： 概念1、说明摩尔定
4、律21微芯片上集成的晶体管数目每3 年翻两番,每18 个月翻一番2、运算机进展的不同时期是如何区分的？主要以组成运算机基本电路的元器件为依据进行区分,如电子管、晶体管、集成电路等3、运算机能够直接识别和处理的语言是什么语言？ 机器语言第三章系统总线.本章内容： 本章主要表达运算机系统的总线类型、总线分类、总线性能、总线结构以及总线仲裁和总线掌握；.需要把握的内容：总线的概念、总线的分类、总线的性能指标、总线标准、特殊标准总线的特点、不同总线类型对运算机的影响、总线的掌握以及总线的仲裁；总线仲裁方式的优 劣分析.本章主要考点： 概念和一些简洁的运算1、为明白决多个主设备同时竞争总线掌握权,必需具
5、有总线仲裁部件；2、在A的运算机系统中,外设可以和主储备器单元统一编址,因此可以不使用I/O 指令；A ）单总线B）双总线C）三总线D）多总线3、运算机使用总线结构的主要优点是便于实现积木化,同时C；A ）削减了信息传输量B ）提高了信息传输的速度C）削减了信息传输线的条数D）加重了 CPU 的工作量4、从信息流的传送效率来看,A工作效率最低；A ） 单总线系统B ） 双总线系统C） 三总线系统D ） 多总线系统5、集中式总线仲裁中,响应时间最快； B A ） 菊花链方式B ） 独立恳求方式C） 计数器定时查询方式6、三种集中式总线仲裁中, 方式对电路故障最敏锐；A A ）链式查询B）计数器定
6、时查询C）独立恳求7、以下选项中的英文缩写均为总线标准的是DA ） ISA 、CPI 、VESA 、EISA B） PCI 、CRT、USB 、EISA C）ISA 、SCSI、RAM 、MIPSD） ISA 、EISA 、PCI、PCI-Express 8、同步掌握是；CA ） 只适用于 CPU 掌握的方式 B ） 只适用于外围设备掌握的方式C） 由统一时序信号掌握的方式D） 全部指令执行时间都相同的方式9、什么是系统总线？什么是局部总线？系统总线是微型运算机系统的公共总线,是多处理机系统中各个处理机模块之间的公共 总线, 因此也称作全局总线； 它支持多个处理机模块之间的以及和它们的共享模块
7、之间的数据交互；局部总线是微处理器模块具有的本地总线,它可连接多个非主模块,但与系统总线上的其他主模块无关；局部总线也称作本地总线,如PCI 总线、 IP 总线、 IO CHANNEL等等；第四章储备器 （ 重点）.本章内容： 本章主要表达运算机中的储备系统；分为三个层次介绍；主存、高速缓存、虚拟储备器.需要把握的内容： 储备系统的层次结构、主储备器的分类、性能以及扩展储备器的一般方法；高速缓存的概念、地址映射方法、替换算法、性能以及实现；虚拟储备器的概念、页式储备器治理、段式储备器治理以及地址变换方法；磁盘储备器的治理、柱面、磁道、扇区以及簇的基本概念,磁盘容量的运算以及文件安排表的使用等.
8、本章主要考点： 概念、 替换算法（某种算法） 、主储备器的设计 、磁盘容量的运算1、为什么储备器要采纳分层结构？在微运算机储备器系统的设计当中,需要考虑容量、存取时间和价格三个因素,但这三者之间的关系又是相互制约的； 为了实现快的拜访速度和大的储备容量,同时价格仍要相对低廉, 于是提出了分层的储备器结构；2、主储备器的性能指标主要是储备容量、存取时间、储备周期和储备器带宽；3、半导体只读储备器 ROM 与半导体随机储备器 RAM 的主要区分在于（A ） A ） ROM 可永久储存信息 ,RAM 在掉电后 ,原存信息会消逝B） ROM 在掉电后 ,原存信息会丢掉 ,RAM 永久储存信息C） RA
9、M 是内存 ,ROM 是外存D） ROM 是内存 ,RAM 是外存4、读写储备器简称为 AA ） RAMB） ROMC） PROMD） EPROM5、运算机的内储备器比外储备器BA ） 更便易B） 存取速度快C） 储备容量更大D ） 虽贵但能储备更多的信息6、主储备器容量为 1MB ,虚存容量为4GB ,就虚拟地址为32 位,物理地址为20位；7、已知 cache 命中率 H=0.98 ,主存存取周期为200ns,且为 cache 的 4 倍,就 cache-主存的平均（或等效）拜访时间为54ns；8、主存贮器和 CPU 之间增加 cache 的目的是A；A ） 解决 CPU 和主存之间的速度
10、匹配问题B ） 扩大主存贮器的容量C） 扩大 CPU 中通用寄存器的数量D） 扩大外存的容量9、在主存和 CPU 之间增加 cache 储备器的目的是C；A ） 增加内存容量B） 提高内存牢靠性C） 解决 CPU 和主存之间的速度匹配问题D） 增加内存容量,同时加快存取速度10、 在虚拟储备器中,当程序正在执行时,由 完成地址映射； （ A ） A ） 操作系统B） 装入程序C） 程序员D） 编译器11、 采纳虚拟储备器的目的是 ；（B ）A ） 提高主储备器的存取速度B ） 扩大主储备器的储备空间,并能进行自动治理和调度C） 提高外储备器的存取速度D） 扩大外储备器的储备空间12、 相联储备
11、器是按进行寻址的储备器； （ C） A ） 地址指定方式B） 堆栈存取方式C） 内容指定方式D ） 地址指定方式与堆栈存取方式结合13、 储备周期是指；（ C）A ） 储备器的读出时间B） 储备器的写入时间C） 储备器进行连续读和写操作所答应的最短时间间隔D） 储备器进行连续写操作所答应的最短时间间隔14、 硬盘工作时,数特殊留意防止 ；（ C）A ） 光线直射B） 环境卫生不好C） 剧烈震惊D ） 噪声15、说明什么是 FAT ？FAT 是操作系统对磁盘进行治理时使用的一个线性链表,他储备一个文件在磁盘中占用的储备区域位置,在该表中储备文件后续区域所占用的簇号,又称为文件安排表；16、磁盘碎
12、块整理的目的是什么？磁盘使用一段时间后,由于反复的复制、生成和删除文件,使文件在磁盘上的储备位置不连续,导致运算机在读取磁盘数据时,花费的时间就要长一些, 直接影响到运算机的运行速度, 所以要定期整理磁盘,让每个文件不再破裂,以提高运算机运行速度；17、在一个 Cache 储备系统中, 主储备器的拜访周期、 储备容量和单位价格分别为60ns、64MB和 10 元/MB , Cache 的拜访周期、储备容量和单位价格分别为10ns、512KB 和 100 元/MB ,Cache 的命中率为0.98；(1) 运算这个 Cache 储备系统的等效拜访周期、储备容量和单位价格；(2) 运算这个 Cac
13、he 储备系统的拜访效率；解： 1 这个 Cache 储备系统的等效拜访周期：T Tc*H Tm（ 1 H） 10ns 0.98 60ns （ 1 0.98） 11ns等效储备容量：S 64MB等效单位价格： C（Cc*Sc Cm*Sm ）/Sm （ 1000.5 1064）/64 10.78 元/MB2这个 Cache 储备系统的拜访效率：eTc/T 10/11 0.91 18、某双面磁盘, 每面有 220 道,内层磁道周长为70cm,内层位密度 400 位/cm,转速 3000转/分,问：（ 1）磁盘储备容量是多少？（ 2）数据传输率是多少？（1）每道信息量 =400 位/cm70cm=2
14、8000 位=3500B每面信息量 =3500B 220=770000B磁盘总容量 =770000B 2=1540000B（2）磁盘数据传输率,也即磁盘的带宽Dr=roN N 为每条磁道容量,N=3500Br 为磁盘转速 r=3000 转/60S=50 转/S所以, Dr=r N=50/S 3500B=175000B/S 19、一个磁盘储备器的储备容量为16GB （ 1GB=230Byte ）,有 8 个盘片（ 16 个记录面）,每条磁道有 512 个扇区, 每个扇区 512 个字节, 每分钟 8000 转,定位时间（寻道时间） 为 4.25ms；(1) 运算这个磁盘储备器的有效数据传输率；(
15、2) 这个磁盘储备器有多少个柱面（磁道）？(3) 这个磁盘储备器的寻址时间（包括定位时间和等待时间）是多少？ 解： 1 这个磁盘储备器的有效数据传输率为：512Bx512x8000/60 33.3MB/S或： 512B x 512x 8000/60 35MB/S2 这个磁盘储备器的柱面数为：N 16MB/ （ 512Bx16x512 ） 40963 这个磁盘储备器的寻址时间为：等待时间为： 60/8000/2 3.75ms寻址时间为：定位时间等待时间4.25ms3.75ms 8ms 20、某磁盘组有六片磁盘,每片可有两个记录面,储备区域内径为22cm,外径为 33cm ,道密度 40 道/cm
16、,位密度 400 位/cm,转速 2400 转/分；试问： 共有多少储备面可用？ 共有多少个圆柱面？ 整个磁盘组的总储备容量有多少？ 数据传送率是多少？ 假如某文件长度超过一个磁道的容量,应将它记录在同一储备面上仍是记录在同一圆柱面上？为什么？解： 62-2=10 （面）,共有 10 个储备面可用； 4033-22/2=220 （道）,共有 220 个圆柱面； 1022 400220=736 （10位）整个磁盘组的总储备容量73106 位； 22 400/60/2400=1.16（1位0/秒）=0.138106（字节 /秒）数据传送率 0.138106 字节/秒记录在同一圆柱面上；由于这样支配
17、存取速度快； 21、现有如下储备芯片： 2K1 的 ROM ；4K1 的 RAM ；8K1 的 ROM ；如用它们组成容量为 16KB 的储备器,前 4KB 为 ROM ,后 12KB 为 RAM ,地址码采纳 16 位；试问： 各种储备芯片分别用多少片？ 正确选用译码器及门电路,并画出相应的规律结构图； 指出有无地址掩盖现象；解： 需要 4K1b 的 RAM 芯片：片；将 24 片 4K1 的 RAM 先构成 3个 4KB 的芯片组；ROM 不能使用 8K1 的芯片,由于它大于ROM 应有的空间；应使用2K1 的 ROM需要 2K1b 的 ROM 芯片：片；将 16 片 2K1 的 ROM
18、先构成 2 个2KB 的芯片组；地址安排A15A14 A13 A12 A11A10 A0XX0002KB ROMXX0012KB ROMXX014KB RAMXX104KB RAMXX114KB RAM有地址掩盖； 22、用 16M 字 8 位的储备芯片构成一个64M 字 16 位的主储备器； 要求既能够扩大储备器的容量,又能够缩短储备器的拜访周期；(1) 运算需要多少个储备器芯片；(2) 储备器芯片和主储备器的地址长度各需要多少位？(3) 画出用储备器芯片构成主储备器的规律示意图；(4) 用 16 进制表示的地址1234567,其体内地址和体号是多少？解：1 需要储备器芯片： （ W/w ）
19、 * （ B/b ）=（ 64M/16M ） *（ 16/8） =8（片）(2) 储备器芯片的地址长度为24 位主储备器的地址长度为26 位(3) 用储备器芯片构成主储备器的规律示意图如下：（4）用 16 进制表示的地址 23、设有一道程序,有1234567,其体内地址为：48D159 ,体号为 31 至 5 共 5 页,执行时的页地址流（即执行时依次用到的程序页号）为： 3、4、2、6、 4、3、7、4、3、6、3、 4、8、4、6,如安排给这道程序的主存有3 页,分别采纳 FIFO 、LRU 、 OPT 3 种替换算法时,各自命中率为多少？（假设开头时主存为空） 解：FIFO 命中率 20
20、%, LRU 命中率 40%, OPT 命中率 53%第五章输入输出系统.需要把握的内容：输入输出系统的构成、接口的概念,输入输出的基本方式、接口的功能和组成、接口的类型,IO 编址方式、显示器的扫描方式、显示储备器容量的运算等A ）单总线B）双总线C）三总线2、当采纳A对设备进行编址情形下,不需要特地的D）多总线I/O 指令组；A ） 统一编址法B）C） 两者都不是D）3、I/O 设备数据传送掌握方式通常分为单独编址法两者都是程序直接掌握方式、程序中断方式、直接储备器存取（DMA ）、I/O 通道方式、外围处理机方式等五种；1、在A的运算机系统中,外设可以和主储备器单元统一编址,因此可以不使
21、用I/O 指令；4、假定一台运算机的显示储备器用DRAM芯片实现,如要求显示辨论率为1600*1200 ,颜色深度为 24 位, 帧频为 85HZ ,现实总带宽的50%用来刷新屏幕, 就需要的显存总带宽至少约为（ D ）A ） 245MbpsB） 979MbpsC） 1958MbpsD） 7834Mbps5、在微机系统中 ,鼠标是一种；A A ） 输入设备B） 输出设备C） 运算设备D） 储备设备6、为什么需要有输入输出接口？输入输出接口的主要功能是什么？ 输入输出接口是处理机与外部世界进行联系的界面；主要功能：(1) 处理机与外部设备之间的通信联络(2) 数据缓冲(3) 接受处理机的命令,供
22、应外部设备的状态(4) 数据格式的变换7、简述 CPU 与外设使用 DMA掌握方式传输数据的思想；当某一外设需要输入输出一批数据时,向DMA掌握器发出恳求,DMA掌握器接收到这一恳求后,向 CPU 发出总线恳求,如CPU 响应 DMA的恳求,就把总线使用权交给DMA掌握器,数据不通过 CPU ,可以直接在 DMA 掌握器的操作下进行； 当这批数据传送完成后, DMA 掌握器再向 CPU 发出 终止中断恳求 , CPU 响应这一中断恳求；8、简述 DMA方式具有哪些特点？ DMA掌握器和 CPU 如何分时使用内存？（1） DMA是内存即可被CPU 拜访,也可被快速外设直接拜访（2） 在传送数据时
23、,内存地址的确定、数据的传送及运算器的计数等工作都是由硬件完成设置的（3） 需要在内存中开创一个专用的缓冲区,以准时供应和接收数据；在DMA数据传送开头前和终止后, CPU 以中断方式对其进行预处理和后处理（4） 提高了外设与 CPU 并行工作的并行程度,提高了系统效率DMA 掌握器与 CPU 分时使用内存采纳以下三种方式：停止CPU 拜访内存、周期挪用、 DMA和 CPU 交替访内第六章运算机的运算方法（重点）.需要把握的内容：信息编码、码制转换,常用的信息编码（原码、反码、补码、BCD 码） 以及二进制数值数据的编码与运算算法（补码运算、定点数、浮点数的表示、各种数的表数范畴）运算器的基本
24、原理、把握补码加法器的运算原理以及运算过程、把握原码一位乘法和两位乘法的原理及运算过程、把握运算器位数扩展的原理及方法.本章主要考点：原码两位乘法1、运算器的两个主要功能是：算术运算,规律运算；2、以下有关运算器的描述中, 是正确的；（ D）A ） 能临时存放运算结果B ） 只做加法C） 只做算术运算,不做规律运算D ） 既做算术运算,又做规律运算3、微型运算机中运算器的主要功能是进行 ；（ C） A ） 算术运算B） 规律运算C） 算术和规律运算D） 初等函数运算4、运算器的核心部分是；（ C） A ） 数据总线B） 多路开关C） 算术规律运算单元D） 累加寄存器5、汉字的输入编码、机内码、
25、字模码是运算机用于汉字输入、内部处理、输出三种不同用途的编码；6、（ 71.25） 8= 111001.010101 2=39.54 16=57.328125 10；7、在浮点数字长肯定的情形下,为了做到表示数的范畴最大、表示数的误差最小、表示数的效率最高,尾数基值rm 取2,阶码基值re 取 2,并且把 尾数最高位 位隐匿起来；8、如运算机字长为 n+1,就定点整数的补码表数范畴是-2n2n-1、定点小数的补码表数范畴是 -11-2 -n ；9、一个浮点数由尾数和 阶码两部分构成；以下那种表示法主要用于表示浮点数中的阶码 ；（ D） A ） 原码B） 补码C） 反码D） 移码10、 依据国标
26、规定,每个汉字在运算机内占用 储备；（ B ）A ） 一个字节B） 二个字节C） 三个字节D） 四个字节11、 假定以下字符码中有奇偶校验位,但没有数据错误,采纳偶校验的字符码是 ；（ D） A ） 11001011B ） 11000001C） 11010110D ） 1100100112、 如浮点数用补码表示,就判定运算结果是否为规格化数的方法是 ；（ C） A ） 阶符与数符相同为规格化数B） 阶符与数符相异为规格化数C） 数符与尾数小数点后第一位数字相异为规格化数D） 数符与尾数小数点后第一位数字相同为规格化数13、假定有 4 个整数用 8 位补码表示 r1=0FEH ,r2=0F2H
27、,r3=090H ,r4=0F8H ,如将运算结果存放在一个 8 位寄存器中,就以下运算会发生好处的是（B）A ） r1 x r2B ） r2 x r3C） r1 x r4D） r2 x r414、 运算器的核心部分是 ；（ C）A ） 数据总线B） 多路开关C） 算术规律运算单元 15、已知 x = 0.111111D） 累加寄存器y = 0.111001,用原码两位乘法运算求 x*y 原的值要求写出运算过程解：数值部分的运算 乘积的符号位x0y0 = 01 = 1 数值部分的运算x*. y* = 0. 1 1 1 0 0 0 0 0 0 1 1 1就 x .y原 = 1. 1 1 1 0
28、0 0 0 0 0 1 1 1第七章指令系统.本章内容： 运算机机器指令的组成；把握寻址方式对运算机的影响以及寻址方式的设计、表示； 把握指令的分类及实现； 懂得指令中 操作码的组织与编码 ；能自行设计简洁机器指令.需要把握的内容： 运算机机器指令的组成、 寻址方式对运算机的影响以及寻址方式的设计、表示、指令中操作码的组织与编码难点：寻址方式的设计、表示、指令中操作码的组织与编码.本章主要考点： 指令功能、组成、指令编码方法、寻址方式（操作数猎取）方法、设计指令格式或编码1、什么是寻址方式？写出6 种寻址方式；表示在指令中的操作数地址,通常称为形式地址,用这种形式地址并结合某些规章,可以运算出
29、操作数在储备器中的储备单元地址；如何在指令中表示一个操作数的地址、如何用这种表示得到操作数以及怎样运算出操作数的地址的方法寻址方式；常用的寻址方式有：立刻数寻址、直接寻址、寄存器寻址、寄存器间接寻址、变址寻址、相对寻址、基地址寻址、间接寻址、堆栈寻址2、指令的操作码一般有哪几种组织方式？各自有什么优缺点？主要有三种组织方式：1. 定长的操作码组织方式；将指令的固定位数安排做操作码,便于硬件设计、提高指令译码和识别速度,指令整齐、规范；2. 变长的操作码组织方式；在指令中,表示操作类型的位数是可变的,便于为操作数地址多的指令少安排操作码位数,而为操作数地址少的指令多安排操作码位数；该方法可以尽量
30、使用指令字长,削减指令字长的铺张, 但是不便于指令识别；3. 操作码字段与操作数地址字段交叉编码的方法；将操作码不再集中安排在指令的最高位部分,而是与操作数地址码交叉在一起,操作码位数是可变的；该方法不便于识别指令和操作数地址,但是指令字长利用率更高；3、一条指令通常由哪两个部分组成？两部分的功能分别是什么？指令一般有操作码和操作数地址两部分组成；操作码的功能用于指明本条指令的操作功能,而操作数地址用于给出被操作数的信息（指令或数据）的地址,包括参与运算的一个或多个操作数所在的地址、 运算结果的储存地址、程序的转移地址、 被调用的子程序的入口地址等；4、什么是形式地址？简述对变址寻址、相对寻址
31、、基地址寻址应在指令中给出些什么信息？ 如何得到相应的实际（有效）地址？各自有什么样的主要用法？在指令的地址码字段给出的与操作数（或指令）地址有关的信息,构成形式地址；依据这些信息并结合肯定的规章,可以运算出拜访内存的实际（有效）地址；（ 1）寄存器寻址,形式地址为寄存器名（或编号）,寄存器中的内容为操作数；（ 2）寄存器间接寻址, 形式地址为寄存器名 （或编号）,寄存器中的内容为操作数的地址, 再读一次内存得到操作数；（ 3）变址寻址,形式地址为变址寄存器名（或编号）和变址偏移值,把变址寄存器中的内容与变址偏移值相加得到操作数的地址,再读一次内存得到操作数；用于拜访内存中的一组数据更便利；（
32、 4）相对寻址,形式地址为相对寻址的偏移值,该偏移值和程序计数器PC 的内容相加得到一个内存单元的地址,通常用在条件或无条件转移指令中给出指令转移地址；（ 5）基地址寻址,通常要使用一个特定的寄存器,称为基地址寄存器,把程序中的指令或数据地址和该基地址寄存器的内容相加得到一个内存单元的地址,通常用在操作系统为用户程序安排内存地址空间后,变换程序静态地址为运行过程中的实际内存地址；5、CPU 周期也称为机器周期 ；一个 CPU 周期包含如干个T 周期；任何一条指令的指令周期至少需要2个 CPU 周期；6、机器指令的格式包括操作码 和地址码两部分；7、在指令格式中,操作码部分指明操作的种类和性质
33、,地址码部分就指明操作的对象 ；8、指令周期是指；（ C）A ） CPU 从主存取出一条指令的时间B） CPU 执行一条指令的时间C） CPU 从主存取出一条指令加上执行这条指令的时间D） 时钟周期时间9、以下四种类型指令中,执行时间最长的是 ；（ C）A ） RR 型B ） RS 型C） SS 型D ） 程序掌握指令10、 在指令的地址字段中,直接指出操作数本身的寻址方式,称为 ；（B）A ） 隐含寻址B ） 立刻寻址C） 寄存器寻址D） 直接寻址11、 指令系统中采纳不同寻址方式的目的主要是 ；（B ）A ） 实现储备程序和程序掌握B） 缩短指令长度,扩大寻址空间,提高编程敏捷性C） 可以
34、直接拜访外存D ） 供应扩展操作码的可能并降低指令译码难度12、 变址寻址方式中,操作数的有效地址等于 ； （B ）A ） 基值寄存器内容加上形式地址B ） 变址寄存器内容加上形式地址C） 程序计数器内容加上形式地址D） 堆栈指示器内容加上形式地址（位移量）13、 二地址指令中,操作数的物理位置不会支配在 ；（ C） A ） 两个主存单元 B ） 一个主存单元和一个寄存器C） 相联储备器 D ） 两个寄存器14、 寄存器间接寻址方式中,操作数处在 ；（ D ）A ） 通用寄存器 B ） 堆栈 C） 程序计数器 D） 主存单元15、 零地址运算指令在指令格式中不给出操作数地址,因此它的操作数可以
35、来自 ；（ B） A ） 立刻数和栈顶 B ） 栈顶和次栈顶C） 暂存器和栈顶D ） 寄存器和内存单元16、 以下寄存器中,反汇编语言程序员可见的是（B）A ） 储备器地址寄存器 MARB） 程序计数器 PC C） 储备区数据寄存器 MDRD） 指令寄存器 IR 17、什么是 RISC.它有什么特点？答案：RISC 是精简指令系统运算机,它有以下特点：（1） 选取使用频率最高的一些简洁指令,以及很有用但不复杂的指令；（2） 指令长度固定,指令格式种类少,寻址方式种类少；（3） 只有取数 /存数指令拜访储备器,其余指令的操作都在寄存器之间进行；（4） 大部分指令在一个机器周期内完成；其意是指在采
36、纳流水线组织时每个机器周期内能完成一条指令功能,而并不是说一条指令从取指到完成指定功能只要一个机器周期；（5） CPU 中通用寄存器数量相当多；（6） 以硬布线掌握为主,不用或少用微指令码掌握；（7） 一般用高级语言编程,特殊重视编译优化工作,其余指令的操作都在寄存器之间进行 18、什么是 CISC ？ CISC 指令系统的特点是什么？答案：CISC 是复杂指令系统运算机的英文缩写；其特点是：（1） 指令系统复杂巨大,指令数目一般多达2、3 百条；（2） 寻址方式多（3） 指令格式多（4） 指令字长不固定（5） 可访存指令不加限制（6） 各种指令使用频率相差很大（7） 各种指令执行时间相差很大
37、,大多数采纳微程序掌握器第八章掌握单元的结构、 功能及设计 （课本 9、10 章）（重点）.本章内容： 掌握器的基本功能、掌握器的基本组成、指令的执行过程、组合规律掌握器组成原理与实现方法、微程序掌握器组成原理与实现方法、掌握方式；.需要把握的内容： 指令的执行过程,组合规律掌握器的组成原理与设计方法,微程序掌握器的设计方法,微指令的格式,微程序流的掌握；.本章主要考点：微处理器内部数据通道1、微程序的水平型微指令的下一条微指令地址通常有哪些来源？ 使用紧跟在本条微指令之后的微指令作为下一条要执行的微指令使用从指令的操作码映射出微指令地址的方式得到下一条微指令的地址从微指令的下地址字段直接取得
38、一个微子程序的入口地址,用于微子程序调用处理； 从微指令下地址字段直接取得一个微指令的转移地址,用于微程序中微指令转移处理；从微堆栈中取出从微子程序返回到微主程序断点的返回地址,用于微子程序返回处理；2、简述运算机的掌握器基本组成执行一条指令,要经过读取指令、分析指令、执行指令所规定的处理功能三个阶段完成, 掌握器仍要保证能按程序中设定的指令运行次序,自动地连续执行指令序列；为此,掌握器组成中,必需有一个能供应指令在内存中的地址的部件,通称程序计数器PC,服务于读取指令,并接收下条要执行的指令的地址；仍要有一个能储存读来的指令内容的部件,通称指令寄存器IR ,以供应本指令执行的整个过程中要用到
39、的指令本身的主要信息；掌握器的第三个组成成分,是脉冲源、启停掌握规律,指令执行的步骤标记线路,它标记出每条指令的各执行步骤的相对次序关系；掌握器的第四个组成成分,是全部时序掌握信号的产生部件,它依据指令内容、指令的执行步骤 时刻 ,或许仍有些别的什么条件信号,来形成并供应出各部件当前时刻要用到的掌握信号；运算机整机各硬件系统,正是在这些信号掌握下协同运行,产生予期的执行结果,也就是执行一条又一条的指令；3、简述掌握器的基本功能（1） 指令掌握：程对序的次序进行掌握（2） 操作掌握：治理并产生由内存取出的每条指令的信号,把各种操作信号送往相应的部件, 从而掌握掌握这些部件按指令的要求进行动作（3
40、） 时间掌握：对各种操作进行时间上的定时（4） 数据掌握：对数据进行算数运算和规律运算处理4、微程序的掌握器和组合规律的掌握器在组成和运行原理方面的相同、不同之处表现在哪里？ 共同点是： 基本功能都是供应运算机各个部件协同运行所需要的掌握信号,组成部分都有程序计数器 PC,指令寄存器 IR,都分成几个执行步骤完成每一条指令的详细功能不同点是： 处理指令执行步骤的方法,供应掌握信号的方案不一样,组合规律掌握器是用节拍发生器指明指令执行步骤,用组合规律电路直接给出应供应的掌握信号,其优点是运行速度明显地快,缺点是设计与实现复杂些,但随着大规模现场可编程集成电路的显现,该缺点已得到很大缓解； 微程序
41、的掌握器是通过微指令地址的连接区分指令执行步骤,应供应的掌握信号是从掌握储备器中读出来的,并经过一个微指令寄存器送到被掌握部件的,其缺点是运行速度要慢一些,优点是设计与实现简洁些,易于用于实现系列运算机产品的掌握器,理论上可实现动态微程序设计；5、微程序掌握器中,机器指令与微指令的关系是A ） 每一条机器指令由一条微指令来执行 ；（B ）B） 每一条机器指令由一段由微指令编成的微程序来说明执行C） 一段机器指令组成的程序可由一条微指令来执行D） 一条微指令由如干条机器指令组成6、从信息流的传送效率来看, 工作效率最低； （ A ）A ） 单总线系统B） 双总线系统C）三总线系统D） 多总线系统
42、7、为了便于实现多级中断,储存现场最有效的方法是采纳；（ C）A ） 通用寄存器B ） 储备器C） 堆栈D） 外存8、在掌握器中用于储存当前正在执行的一条指令；（B ）A ） 程序计数器B） 指令寄存器C） 缓冲寄存器D） 地址寄存器9、水平型微指令与垂直型微指令相比, ；（B ）A ） 前者一次只能完成一个操作B） 后者一次只能完成一个操作C） 两者都是一次只能完成一个操作D ） 两者都能一次完成多个操作10、 请在以下表达中选出两个正确描述的句子是 ；（ D）（1） 同一个 CPU 周期中,可以并行执行的微操作叫相容微操作；（2） 同一个 CPU 周期中,不行以并行执行的微操作叫相容微操作
43、（3） 同一个 CPU 周期中,可以并行执行的微操作叫相斥微操作（4） 同一个 CPU 周期中,不行以并行执行的微操作叫相斥微操作A ）（ 1）（ 3）B）（ 2）（4）C）（ 2）（ 3）D ）（ 1）（ 4） 11、 二地址指令中,操作数的物理位置不行能支配在 ；（ A ）A ） 栈顶和次栈顶B） 两个主存单元C） 一个主存单元和一个储备器D） 两个寄存器12、 硬布线掌握器是一种；（ C） A ） 用微程序技术设计的掌握器B） 用储备规律技术设计的掌握器C） 由门电路和触发器构成的复杂树形网络所形成的规律电路D） 用微程序技术和储备规律技术设计的掌握器13、 掌握器的功能是；（D ） A
44、 ） 产生时序信号B ） 完成指令操作码译码C） 从主存取出一条指令D） 从主存取出指令,完成指令操作码译码,并产生相关的操作掌握信号,以说明执行该指令14、下图是一个简化的CPU 与主储备器链接结构示意图（图中省略了全部多路挑选器）,其中有一个累加寄存器AC ,一个状态寄存器和其他四个寄存器：主存地址寄存器MAR 、主存数据寄存器 MDR 、程序计数器PC 和指令寄存器 IR ,各部件及其之间的连线表示数据通路,箭头表示信息的传递方向；要求：（ 1） 写出图中 a、b、c、d 四个寄存器的名称；（ 2） 简述图中指令从主存取到掌握器的过程；（ 3） 写出数据从主存取出、运算、写回主存所经过的数据通路（假定数据地址已经在MAR中）；解：（ 1） a 主存数据寄存器MDRb 指令寄存器 IR c 主存地址寄存器 MAR d程序计数器 PC（2） PC 内容 =MAR , PC+1,读取主存,读出数据 =IR（3） 读取主存 =MDR , MDR=ALU, AC=ALU,运算,结