《2022年DSP硬件设计方案的一些注意事项.docx》由会员分享，可在线阅读，更多相关《2022年DSP硬件设计方案的一些注意事项.docx（6页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、精品学习资源DSP 硬件设计的一些留意事项数字信号处理芯片（ DSP） 具有高性能的 CPU（时钟性能超过 100MHZ）和高速先进外围设备，通过CMOS处理技术， DSP芯片的功耗越来越低；这些巨大的进步增加了DSP电路板设计的复杂性，并且同简洁的数字电路设计相比较，面临更多相像的问题；以下是 DSP硬件设计的一些留意事项，谨供参考；时钟电路选择原就1，系统中要求多个不同频率的时钟信号时，首选可编程时钟芯片；2，单一时钟信号时，选择晶体时钟电路；3，多个同频时钟信号时，选择晶振；4，尽量使用 DSP片内的 PLL，降低片外时钟频率，提高系统的欢迎下载精品学习资源稳固性；5， C6000、C5
2、510、C5409A、C5416、C5420、C5421 和 C5441 等DSP片内无振荡电路，不能用晶体时钟电路；6， VC5401、VC5402、VC5409和 F281x 等 DSP时钟信号的电平为 1.8V，建议接受晶体时钟电路未用的输入输出引脚的处理1，未用的输入引脚不能悬空不接，而应将它们上拉活下拉为固定的电平1） 关键的把握输入引脚，如 Ready、Hold 等，应固定接为适当的状态， Ready 引脚应固定接为有效状态， Hold 引脚应固定接为无效状态2） 无连接（ NC）和保留（ RSV）引脚， NC 引脚：除非特殊说明，这些引脚悬空不接， RSV 引脚：应依据数据手册具
3、体准备接仍是不接3） 非关键的输入引脚，将它们上拉或下拉为固定的电平，以降欢迎下载精品学习资源低功耗2，未用的输出引脚可以悬空不接3，未用的 I/O 引脚：假如确省状态为输入引脚，就作为非关键的输入引脚处理，上拉或下拉为固定的电平；假如确省状态为输出 引脚，就可以悬空不接为什么要片内 RAM大的 DSP效率高？目前 DSP进展的片内储备器 RAM越来越大，要设计高效的 DSP 系统，就应当选择片内 RAM较大的 DSP；片内 RAM同片外储备器相比，有以下优点：1） 片内 RAM的速度较快，可以保证 DSP无等待运行；2） 对于 C2000/C3x/C5000 系列，部分片内储备器可以在一个指
4、令周期内拜望两次，使得指令可以更加高效；3） 片内 RAM运行稳固，不受外部的干扰影响，也不会干扰外部；欢迎下载精品学习资源4） DSP片内多总线，在拜望片内 RAM时，不会影响其它总线的拜望，效率较高；如何编写 DSP外部的 Flash ？DSP的外部 Flash 编写方法：1. 通过编程器编写：将 OUT文件通过 HEX转换程序转换为编程器可以接受的格式，再由编程器编写；2. 通过 DSP软件编写：您需要依据 Flash 的说明，编写 Flash 的编写程序，将应用程序和编写 Flash 的程序分别 load 到 RAM中， 运行编写程序编写；DSP外接储备器的把握方式对于一般的储备器具有
5、RD、WR和 CS 等把握信号，许多DSP（ C3x、C5000）都没有把握信号直接连接储备器，一般接受的方式如下：1. CS 有地址线和 PS、DS或 STRB译码产生；欢迎下载精品学习资源2. /RD=/STRB+/R/W； 3./WR=/STRB+R/W；5V/3.3V 如何混接？DSP的进展同集成电路的进展一样，新的 DSP都是 3.3V 的，但目前仍有许多外围电路是 5V 的，因此在 DSP系统中，经常有 5V 和3.3V 的 DSP混接问题；在这些系统中，应留意：1） DSP输出给 5V 的电路（如 D/A），无需加任何缓冲电路，可以直接连接；2） DSP输入 5V 的信号（如 A/D），由于输入信号的电压 4V， 超过了 DSP的电源电压， DSP的外部信号没有爱惜电路，需要加缓冲，如 74LVC245等，将 5V 信号变换成 3.3V 的信号；3） 仿真器的 JTAG 口的信号也必需为3.3V ，否就有可能损坏DSP；DSP工作的基本条件：1） DSP电源和地连接正确；欢迎下载精品学习资源2） DSP时钟正确；3） DSP的把握信号 RS和 HOLD信号接高电平；4） C2000的 watchdog 关掉；5）不行屏蔽中断 NMI上拉高电平6） READY引脚上拉高电平；欢迎下载