2022年eda技术电子教案 .pdf

《2022年eda技术电子教案 .pdf》由会员分享，可在线阅读，更多相关《2022年eda技术电子教案 .pdf（8页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。

1、2.1 逻辑门电路和触发器数字电路可以分为组合逻辑电路和时序逻辑电路两类：组合逻辑电路的特点是任何时刻的输出信号仅仅取决于输入信号，而与信号作用前的电路原有状态无关。在电路结构上单纯由逻辑门构成， 没有反馈电路， 也不含有存储元件。时序逻辑电路在任何时刻的稳定输出，不仅取决于当前的输入状态，而且还与电路的前一个输出状态有关。时序逻辑电路主要由触发器构成，而触发器的基本元件是逻辑门电路，因此，不论是简单还是复杂的数字电路系统都是由基本逻辑门电路构成的。2.1.1 逻辑门电路数字系统的所有逻辑关系都是由与、或、非三种基本逻辑关系的不同组合构成。能够实现逻辑关系的电路称为逻辑门电路，常用的门电路有与

2、门、或门、非门、与非门、或非门、三态门和异或门等。 逻辑电路的输入和输出信号只有高电平和低电平两种状态： 用 1 表示高电平、 用 0 表示低电平的情况称为正逻辑；反之，用 0 表示高电平、 用 1 表示低电平的情况称为负逻辑（本书采用正逻辑） 。在数字电路中，只要能明确区分高电平和低电平两种状态就可以了，高电平和低电平都允许有一定范围的误差，因此数字电路对元器件参数的精度要求比模拟电路要低一些，其抗干扰能力要比模拟电路强。1与门当决定某个事件的全部条件都具备时，该事件才会发生， 这种因果关系称为与逻辑关系。实现与逻辑关系的电路称为与门。与门可以有两个或两个以上的输入端口以及一个输出端口，输入

3、和输出按照与逻辑关系可以表示为：当任何一个或一个以上的输入端口为0 时，输出为0；只有所有的输入端口均为1 时，输出才为 1。组合逻辑电路的输入和输出关系可以用逻辑函数来表示，通常有真值表、 逻辑表达式、 逻辑图和波形图四种表示方式。真值表是根据给定的逻辑关系，把输入逻辑变量各种可能取值的组合与对应的输出函数值排列成表格。它表示了逻辑函数与逻辑变量各种取值之间的一一对应的关系，逻辑函数的真值表具有唯一性，若两个逻辑函数具有相同的真值表，则两个逻辑函数必然相等。当逻辑函数有n 个变量时，共有2n个不同的变量取值组合。用真值表表示逻辑函数的优点是直观、明了，可直接看出逻辑函数值和变量取值之间的关系

4、。从与门的逻辑关系上可以看出，如果输入端A 作为控制端，则 A 的值将会决定输入端B 的值是否能被输出到端口Y。例如精品资料 - - - 欢迎下载 - - - - - - - - - - - 欢迎下载 名师归纳 - - - - - - - - - -第 1 页，共 8 页 - - - - - - - - - - A=1 时，则 Y=B ，B 被输出；但若A=0 时，则不管B 的状态如何， Y 都等于 0。2或门决定某一事件的所有条件中，只要有一个条件或几个条件具备时， 这一事件就会发生，这样的因果关系称为或逻辑。实现或逻辑关系的电路称为或门。或门的输入和输出按照或逻辑关系可以表示为： 如有任何

5、一个或一个以上的输入端口为1 时，输出为1；当所有的输入端口都为0 时，输出才为0。3非门决定某事件的条件不具备时，该事件却发生；条件具备时，事件却不发生。 这种互相否定的因果关系称为非逻辑，实现非逻辑关系的电路称为非门。非门只有一个输入端和一个输出端，输出端的值与输入端的值相反，可以用反相器电路实现，因此非门又称为“反相器” 。4与非门与非门有两个或两个以上的输入端和一个输出端。当任何一个或一个以上的输入端为0 时，则输出为1；当所有的输入端均为 1 时，则输出为0。从与非门的逻辑关系上可以看出，利用输入端A 的值来控制输入端口B 的值是否输出至输出端口Y。 当 A=1 时，BY（输入信号被

6、反相输出） ；但 A=0 时，则不管B 的值是什么， Y 都为1，即将 B 信号屏蔽掉。5或非门或非门可以有两个或两个以上的输入端和一个输出端。当所有的输入端都为0 时，输出为1；如有任何一个或一个以上的输入端为 1 时 ，则输出为0。可以利用或非门的输入端A 来控制输入端B。当 A=0 时，BY（输入信号被反相输出） ；当 A=1 时，则不管 B 的值是什么， Y 都为 0。6异或门异或门可以有两个或两个以上的输入端和一个输出端。当逻辑值为 1 的输入端个数是奇数时，输出为1；当逻辑值为1 的输入端个数是偶数时，输出为0。7同或门精品资料 - - - 欢迎下载 - - - - - - - -

7、 - - - 欢迎下载 名师归纳 - - - - - - - - - -第 2 页，共 8 页 - - - - - - - - - - 同或门可以有两个或两个以上的输入端和一个输出端。与异或门刚好相反， 当逻辑值为1 的输入端的个数是奇数时，输出为0；当逻辑值为1 的输入端的个数是偶数（包括零）时，则输出为 1。2.1.2 触发器触发器是数字系统中除逻辑门以外的另一类基本单元电路，有两个基本特性： 一个是具有两个稳定状态，可分别用来表示二进制数码 0 和 1。另一个是可以在输入时钟脉冲信号的作用下，两个稳定状态可相互转换，能够完成计数功能；当输入时钟脉冲信号消失或保持不变时，触发器的输出状态也

8、保持不变，这就是记忆功能， 可用作二进制数据的存储单元。触发器是构成时序逻辑电路的基本电路，有多种分类方式：根据逻辑功能的不同，触发器可分为RS 触发器、 D 触发器、 JK 触发器、 T 触发器和T触发器等； 根据触发方式的不同，触发器可分为电平触发器、边沿触发器和主从触发器等；根据电路结构的不同，触发器可分为基本 RS 触发器、同步RS 触发器、维持阻塞触发器、主从触发器和边沿触发器等。 但从电路的组成单元上看，所有的触发器都是由基本 RS 触发器和逻辑门电路构成，而基本RS 触发器又可以用两个或非门（或者两个与非门）组成。因此，可以认为触发器是由多个基本逻辑门电路组成。触发器有一个时钟脉

9、冲（用CP 表示）输入端、一个或多个输入端和两个互补输出端（分别用 Q 和Q表示）。通常用 Q 端的输出状态来表示触发器的状态，当Q=1、Q=0 时，称为触发器的 1 状态，记 Q=1；当 Q=0、Q=1 时，称为触发器的0 状态，记 Q=0。这两个状态和二进制数码的1 和 0 对应。由于触发器属于时序逻辑电路， 所以其输出状态不但与输入信号有关，还与当前的输出状态有关。为了描述这种现象，引入现态和次态两个名词：现态是指触发器在输入信号变化之前的状态，用Qn表示；次态是指触发器在输入信号变化后，在输入信号和现态共同作用下所形成的状态，用Qn+1表示。触发器的逻辑功能主要用状态表、特性方程、驱动

10、表和波形图（又称时序图）来描述。含有触发器的逻辑电路称为时序逻辑电路。时序逻辑电路根据电路状态转换情况的不同，可分为同步时序逻辑电路和异步时序逻辑电路两大类。在同步时序逻辑电路中，所有触发器的时钟输入端 CP 都连在一起，在同一个时钟脉冲CP 作用下，凡是具备翻转条件的触发器在同一时刻状态同时翻转。也就是说， 触发器状态的更新和时钟脉冲CP 是同步的。而在异步时序逻辑电路中，时钟脉冲只触发部分触发器，其余触发器则是由电路内部信号触发的。 因此， 具备翻转条件的触发器状态翻转有先有后，并不是和时钟脉冲CP 同步。在众多的触发器中， 边沿触发器只在时钟脉冲CP 上升沿 （或精品资料 - - - 欢

11、迎下载 - - - - - - - - - - - 欢迎下载 名师归纳 - - - - - - - - - -第 3 页，共 8 页 - - - - - - - - - - 下降沿） 时刻接受输入信号，电路状态才发生翻转，其余情况则保持原状态不变， 从而能够提高触发器工作的可靠性和抗干扰能力，没有空翻现象。 由于边沿触发器的应用非常广泛，所以本章以边沿触发器为例讲解。边沿触发器主要有维持阻塞D 触发器和边沿 JK 触发器。1维持阻塞D 触发器在时钟脉冲CP 的作用下， 根据输入信号D 取值的不同， 输出状态随D 而变化的电路称为D 触发器。维持阻塞D 触发器是利用时钟脉冲CP 的上升沿（或下降

12、沿）进行触发的，而且电路总是翻转到和D 相同的状态。2边沿 JK 触发器在时钟脉冲CP 的作用下， 根据输入信号J、K 取值的不同，凡是具有置0、置 1、计数和保持功能的电路，都叫JK 触发器。边沿 JK 触发器是利用时钟脉冲CP 的上升沿（或下降沿）进行触发的。2.2 逻辑代数逻辑代数是研究逻辑电路的基本工具，是描述输入逻辑变量和输出函数之间关系的数学表达式。逻辑代数又称为开关代数或布尔代数，是由英国数学家乔治布尔（ George Boole）于 19世纪中叶首先提出的用于描述客观事物逻辑关系的数学方法，主要应用于继电器开关电路的分析与设计上。经过不断的完善和发展后，被用于数字逻辑电路和数字

13、系统中，成为逻辑电路分析和设计的有力工具。 逻辑代数与普通代数相似之处在于它们都是用字母表示变量，用代数式描述客观事物间的关系，但不同的是，逻辑代数是描述客观事物间的逻辑关系，逻辑函数表达式中的逻辑变量的取值和逻辑函数值都只有两个值，即0 和 1。这两个值不具有数量大小的意义，仅表示客观事物两种相反的状态。如开关的闭合与断开、晶体管的饱和导通与截止、电位的高与低、 事件的真与假等。 因此，逻辑代数有其自身独立的规律和运算法则，而不同于普通代数。2.2.1 逻辑代数的基本公式与定律基本的逻辑关系有与、或和非三种， 与之对应的逻辑运算为与运算（逻辑乘） 、或运算（逻辑加） 、非运算（逻辑取反） 。

14、逻辑代数的基本公式是一些不需要证明的、直观可以直接使用的恒等式。它们是逻辑代数的基础，利用这些基本公式可以化简逻辑函数，还可以用来证明一些基本定律。精品资料 - - - 欢迎下载 - - - - - - - - - - - 欢迎下载 名师归纳 - - - - - - - - - -第 4 页，共 8 页 - - - - - - - - - - 1逻辑代数的基本公式逻辑常量只有0 和 1 两种取值，代表两种状态（0 代表低电平、 1 代表高电平） 、设 A 为逻辑变量。对于常量与常量、常量与变量、变量与变量之间的基本逻辑运算。2逻辑代数的基本定律逻辑代数的基本定律是分析、设计逻辑电路， 化简和变

15、换逻辑函数式的重要工具。这些定律有其独特的特性，但也有一些和普通代数相似，因此要严格区分，不能混淆。2.2.2 逻辑代数的化简方法进行逻辑设计时， 根据逻辑问题归纳出来的逻辑函数式往往不是最简逻辑函数式，并且可以有不同的形式，因此，实现这些逻辑函数就会有不同的逻辑电路。对逻辑函数进行化简和变换，可以得到最简的逻辑函数式或所需要的其他形式，设计出简洁的逻辑电路。 这对于节省元器件，优化生产工艺， 降低成本和提高系统的可靠性，提高产品在市场的竞争力是非常重要的。不同形式的逻辑函数式有不同的最简形式，而这些逻辑表达式的繁简程度又相差很大，但大多都可以根据最简与-或式变换得到，因此，这里只介绍最简与-

16、或式的标准和化简方法。最简与-或式的标准有两条：一个是逻辑函数式中的乘积项（与项）的个数最少； 另一个是每个乘积项中的变量数量最少。下面介绍几种基本的公式法化简方法：1并项法运用基本公式A+1A，将两项合并为一项，同时消去一个变量。2吸收法运用吸收律A+AB=A 和 AB+ A C+BC=AB+AC，消去多余的与项。3消去法运用吸收律A+ AB=A+B ，消去多余因子。4配项法在不能直接运用公式、定律化简时， 可通过与等于1 的项相乘或与等于0 的项相加，再进行配项后再化简。公式法化简逻辑函数的优点是简单方便，对逻辑函数式中的精品资料 - - - 欢迎下载 - - - - - - - - -

17、- - 欢迎下载 名师归纳 - - - - - - - - - -第 5 页，共 8 页 - - - - - - - - - - 变量个数没有限制，它适用于变量较多，较复杂的逻辑函数的化简。 它的缺点是需要熟练掌握和灵活运用逻辑代数的基本定律和基本公式， 而且还需要有一定的化简技巧。另外， 公式法化简也不易判断所得到的逻辑函数是不是最简式。只有通过多做练习，积累经验，才能做到熟能生巧，较好地掌握公式法化简方法。总结精品资料 - - - 欢迎下载 - - - - - - - - - - - 欢迎下载 名师归纳 - - - - - - - - - -第 6 页，共 8 页 - - - - - - - - - - 精品资料 - - - 欢迎下载 - - - - - - - - - - - 欢迎下载 名师归纳 - - - - - - - - - -第 7 页，共 8 页 - - - - - - - - - - 文档编码：KDHSIBDSUFVBSUDHSIDHSIBF-SDSD587FCDCVDCJUH 欢迎下载 精美文档欢迎下载 精品资料 - - - 欢迎下载 - - - - - - - - - - - 欢迎下载 名师归纳 - - - - - - - - - -第 8 页，共 8 页 - - - - - - - - - -