《2022年DSP原理与应用技术-考试-知识点-总结-太原理工大学- .pdf》由会员分享，可在线阅读，更多相关《2022年DSP原理与应用技术-考试-知识点-总结-太原理工大学- .pdf（27页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、。-可编辑修改 - 第一章1、DSP 系统的 组成：由控制处理器、 DSPs、输入/输出接口、存储器、数据传输网络构成。P2 图 1-1-1 2、TMS320 系列 DSPs 芯片的基本特点 ：哈佛结构、流水线操作、专用的硬件乘法器、特殊的DSP 指令、快速的指令周期。3、哈佛结构 ：是一种将程序指令储存和数据储存分开的储存器结构。特点：并行结构体系，是将程序和数据存储在不同的存储空间中，即程序存储器和数据存储器是两个相互独立的存储器，每个存储器独立编址，独立访问。 系统中设置了程序和数据两条总线，使数据吞吐率提高一倍。4、TMS320 系列在哈佛结构之上DSPs 芯片的 改进：（1）允许数据
2、存放在程序存储器中， 并被算数运算指令直接使用， 增强芯片灵活性（2）指令储存在高速缓冲器中，执行指令时，不需要再从存储器中读取指令，节约了一个指令周期的时间。5、冯诺依曼 结构：将指令、数据、地址存储在同一存储器中，统一编址，依靠指令计数器提供的地址来区分是指令、数据还是地址，取指令和去数据都访问同一存储器，数据吞吐率低。6、流水线操作 ：TMS320F2812采用 8 级流水线，处理器可以并行处理 2-8 条指令，每条指令处于流水线的不同阶段。解释：在 4 级流水线操作中。取指令、指令译码、读操作数、执行操作可独立地处理，执行完全重叠。在每个指令周期内，4 条不同的指令都处于激活状态，每条
3、指令处于不同的操作阶段。7、定点 DSPs 芯片：定点格式工作的DSPs 芯片。浮点 DSPs 芯片：浮点格式工作的DSPs 芯片。（定点 DSPs 可以浮点运算 ，但是要用软件。 浮点 DSPs 用硬件就可以）8、DSPs 芯片的 运算速度衡量标准 ：指令周期（执行一条指令精品资料 - - - 欢迎下载 - - - - - - - - - - - 欢迎下载 名师归纳 - - - - - - - - - -第 1 页，共 27 页 - - - - - - - - - - 。-可编辑修改 - 所需时间）、 MAC 时间（一次乘法和加法的时间）、FFT 执行时间（傅立叶运算时间）、MIPS（每秒执
4、行百万条指令）、MOPS （每秒执行百万次操作） 、MFLOPS（每秒执行百万次浮点操作） 、BOPS（每秒十亿次操作）。9、TMS320F281x系列芯片 主要性能 ：（1）低功耗设计（核心电压1.8V，I/O 电压 3.3V）（2）高性能的 32 位中央处理器：可达4 兆字的线性程序地址，可达 4 兆字的线性数据地址（3）3 个外部中断128 位的密钥， 3 个 32 位的 CPU 定时器（4）串口外围设备（串行外围接口SPI，两个串行通信接口SCIs，标准的 UART， 改进的局域网络 eCAN ， 多通道缓冲串行接口McBSP和串行外围接口模式）（5）最多有 56 个独立的可编程、多用
5、途通用输入/输出（GPIO）引脚。10、TMS320F2812是 TI 推出的新一代 32 位定点 DSPs 芯片。第二章1、TMS320F2812是 32 位定点 DSPs 芯片。2、TMS320C28x系列芯片有三个 主要部分 ：中央处理单元（CPU），存储器，片内外设。 CPU 负责控制程序的流程和指令的处理，可执行算术运算、布尔逻辑、乘法和位移操作。（CPU 组成：产生数据和程序存储地址的CPU，仿真逻辑，各种信号线）3、TMS320C28x的 CPU 是一种 低功耗 的 32 位定点 数字信号处理器，优秀特性 ：哈佛结构和循环寻址方式、精简指令系统、字节的组合和拆分、位操作。4、CP
6、U 的主要特性 ：（1）保护流水线（ 2）独立寄存器空间（ 3）算术逻辑单元（ 4）地址寄存器算术单元（ 5）循环移位器（ 6）乘法器利用改进型哈佛结构可以并行地执行指令和读取数据。5、C28x 芯片具有 3 种操作模式 ：C27x 目标-兼容模式、 C28x 模式及 C2xLP 源-兼容模式。C27x 目标-兼容模式在复位时，C28x 的 CPU精品资料 - - - 欢迎下载 - - - - - - - - - - - 欢迎下载 名师归纳 - - - - - - - - - -第 2 页，共 27 页 - - - - - - - - - - 。-可编辑修改 - 处于 C27x 目标-兼容模式
7、。6、CPU 有 4 种主要信号 的名称和功能（1）存储器接口信号：在CPU、存储器和外围设备之间进行数据传送；进行程序存储器的访问和数据存储器的存取；并能根据不同的字段长度区分不同的存取操作（16 位或 32 位）（2）时钟和控制信号： 为 CPU 和仿真逻辑提供时钟， 可以用来控制和监视 CPU 状态。（3）复位和中断信号：用来产生硬件复位和中断，并用来监视中断的状态。（4）仿真信号：用来进行测试和调试。7、CPU 的主要单元 ：程序和数据逻辑控制、实时仿真逻辑、地址寄存器算术单元（ ARAU ）、算术逻辑单元（ ALU）、预取队列和指令译码、程序和数据地址发生器、定点MPY/ALU 、中
8、断处理。8、存储器接口 3 条地址总线 ：（1）PAB（程序地址总线），传送程序空间的读/ 写地址，是一个22 位的总线，寻址空间4M 。（2）DRAB（数据读地址总线） 32 位，传送来自数据空间的读地址。（3）DWAB（数据写地址总线） 32 位，传送来自数据空间的写地址。9、存储器接口 3 条数据总线 ：（1）PRDB 程序读数据总线 32 位， 在读取程序空间时用来传送指令或数据。（2）DRDB 数据读数据总线32 位，在读取数据空间时用来传送数据。（3）DWDB 数据/程序写数据总线 32 位， 在对数据空间 写数据时用来传送数据。（注意：程序空间的读和写不能同时发生，因为它们都要使
9、用程序地址总线 PAB。程序空间的写和数据空间的写也不能同时发生，因为两者都要使用数据程序写数据总线DWDB 。）精品资料 - - - 欢迎下载 - - - - - - - - - - - 欢迎下载 名师归纳 - - - - - - - - - -第 3 页，共 27 页 - - - - - - - - - - 。-可编辑修改 - 10、数据页指针 （DP）：在直接寻址模式中，对数据存储器的寻址要在 64 个字的数据页中进行。 由低 4M 字的数据存储器组成65536个数据页，用 065535进行标号。16 位指针。当 CPU 工作在 C2xLP源-兼容模式时，使用一个7 位的偏移量，并忽略D
10、P 寄存器的最低位。堆栈指针 （SP）：允许在数据存储器中使用软件堆栈。堆栈指针 SP 为 16 位，可以对数据空间的低64K(216) 进行寻址。当使用SP 时，将 32 位地址的高 16 位置为 0 (SP 高 16 位不可操作 )。复位精品资料 - - - 欢迎下载 - - - - - - - - - - - 欢迎下载 名师归纳 - - - - - - - - - -第 4 页，共 27 页 - - - - - - - - - - 。-可编辑修改 - 后 SP指向地址 0000 0400H 。（堆栈：1. 堆栈从低地址向高地址增长。2. SP 总是指向堆栈中的下一个空域。3. 复位时，
11、SP被初始化，它指向地址00000400H 。4. 将 32 位数值存入堆栈时， 先存入低16 位。 5.当读写 32 位的数值时 ,C28x CPU 期望存储器或外设接口逻辑把读 /写排成偶数地址。 6. 如果增加 SP 的值，使它超过FFFFH，或者减少 SP的值，使它低于 0000H ，则表明 SP已经溢出。当数值存入堆栈时， SP 并不要求排成奇数或偶数地址。排列由存储器或外设接口逻辑完成。）程序计数器 （PC）：当流水线满时， 22 位的程序指针总是指向流水线中到达 译码的第 2 阶段的指令。一旦指令到达了流水线译码的第 2 阶段，它就不会再被中断从流水线中清除掉，而是在中断执行之前
12、就被执行了。11、状态寄存器 1（ST1）：VMAP ，位 3，向量映射位 ，VMAP 决定 CPU 的中断向量（包括复位向量）被映射到程序存储器的最低地址还是最高地址。0：CPU 的中断向量映射到程序存储器的底部，地址是 00 0000h-00 03FFh。1：CPU 的中断向量映射到程序存储器的上部，地址是 3F FFC0h-3F FFFFh。可使用 SETC VMAP 和 CLPC VMAP 指令对该位进行置位和清0， 复位时 VMAP 被置位。12、解释物理程序X1/XCLKIN 振荡器输入信号X2 振荡器输出信号XF_XPLLDIS 锁相环使能信号（选择系统时钟源）OSC 振荡器SY
13、SCLKOUT 系统时钟CLKIN 外部时钟精品资料 - - - 欢迎下载 - - - - - - - - - - - 欢迎下载 名师归纳 - - - - - - - - - -第 5 页，共 27 页 - - - - - - - - - - 。-可编辑修改 - 13、解释物理意义： XF_PLLDIS（选择系统时钟源）当使用内部振荡器，在 X1 和 X2 之间连接石英晶体，使用外部振荡器，输入时钟信号接在 X1，X2 悬空。14、 PLL 被禁止： 当XPLLDIS 0, 则PLL被禁止， SYSCLKOUT=XCLKIN PLL 被旁路： PLL被旁路， SYSCLKOUT=XCLKIN/
14、2 PLL 使能：使能 PLL，在 PLLCR寄存器中写入一个非零值n SYSCLKOUT=(XCLKIN*n)/2 15、F2812 器件上 3 个 32 位 CPU 定时器（ TIMER0/1/2 ）16、设系统时钟 SCLKOUT，x mHz ，计数器走一步需多长时间？CPU 定时器一个周期溢出频率：17 、看门狗作用 ：（1）防止程序“跑飞”或进入死循环（2）程序“跑飞”或死循环后，定时器发出复位信号。喂狗：不希望产生脉冲信号， 需屏蔽计数器或用软件周期性地向看门狗复位控制寄存器写“ 0 x55+0 xAA”。3 个事件都可以 使看门狗产生脉冲信号 ：（1）未及时“喂狗”使8位看门计数
15、器溢出，受看门屏蔽位的控制（2）错误的“喂狗”方式（未正确对看门狗复位控制寄存器写入“0 x55+0 xAA ”）（3）对看11(1)(1)TINTCLKOUTffTDDRPRD6:110TDDRH TDDRTIMCLKsx6:1(:1)10TDDRH TDDRTPRDH PRDsx精品资料 - - - 欢迎下载 - - - - - - - - - - - 欢迎下载 名师归纳 - - - - - - - - - -第 6 页，共 27 页 - - - - - - - - - - 。-可编辑修改 - 门 狗 控 制 寄 存 器（WDCR）的WDCHK（2:0）位写入的不是“1,0,1”。18、喂
16、狗周期公式：第三章1、C28x 芯片具有 32 位数据地址和 22 位程序地址，总地址空间可达 4G 字节的数据空间和4M 字节的程序空间。2、片内 SARAM 的共同 特点：（1）每个存储器块都可以被单独访问（2）每个存储器块都可映射到程序空间或数据空间，用以存放指令代码或存储数据变量。（3）每个存储器块在读 /写访问时都可以全速运行， 即等待状态为零等待。片内 SARAM 的各自 特点：（1）复位时，自动将堆栈指针SP 设置在 M1 块的顶部地址400h处。（2）L0 和 L1 受到代码安全模块的保护。DARAM ：片内双访问存储器，每个机器周期可被访问两次存储器。3、片上 OTP：一次性
17、可编程存储器，只能编程一次，不能擦除。4、F2812CPU 采用 32 位格式访问储存器或外设时，分配的地址必须是偶地址 。如果操作的是奇地址，则CPU 操作奇地址之前的偶地址。5、F2812 处理器的外部接口（ XINTF）映射到 5 个独立的存储区域，使用 三个片选信号。6、 外部存储器接口能配置各种参数， 尽量不要 将配置程序放在 XINTF扩展的存储器空间中执行。OSCCLKWDCLK=512/WDPS(20)/WDCNT(70)1=WDCLK：喂狗周期精品资料 - - - 欢迎下载 - - - - - - - - - - - 欢迎下载 名师归纳 - - - - - - - - - -
18、第 7 页，共 27 页 - - - - - - - - - - 。-可编辑修改 - 7、外设接口提供一个时钟输出XCLKOUT，所有外部接口的访问都是在 XCLOCK 的上升沿开始。8、 对 XINTF 空间的 读/ 写操作的时序 都可分为三个阶段：建立(Lead) 、激活（ Active ）和跟踪（ Trail）。（ 1）在建立阶段，访问空间的片选信号为低电平有效，产生的地址放在地址总线上。（2）激活阶段。F2812 访问外部设备读操作：读信号XRD 低电平有效，数据锁存到DSPs 中写操作：写信号XWE 低电平有效，DSPs 数据放到数据总线上（3）跟踪阶段。读 /写信号（XRD/WE
19、）变为高电平，而使片选信号仍然保持为低电平的一段时间。9、理解图的意义 :SYSCLKOUT和 XCLKOUT 的关系所有的外部扩展访问都是以内部XINTF 的时钟 XTIMCLK 为参考的，因 此 在 配置XINTF时 ， 首 先 要 通 过XINTCNF2寄 存 器配 置XTIMCLK 。XTIMCLK可以配置为两种情况：SYSCLKOUT 或者SYSCLKOUT/2 （默认值）。外部接口还提供一个时钟输出信号XCLKOUT，所有外部接口的访问都是在XCLKOUT 的上升沿开始，可以通过 XINTCNF2 寄存器的 CLKMODE 位配置 XCLKOUT 的频率。10、XREADY 信号检
20、测方式：同步检测，XREADY 信号在激活状态结束前的一个 XTIMCLK 信号上升沿被采样； 异步检测，XREADY 信号在激活状态结束前的倒数第三个XTIMCLK 信号上升沿时被采样。11、GPIO ：当某个引脚被配置成数字I/O 时，引脚相应的外设功能（包括中断） 必须被禁止。 如采样窗口是 6 个采样周期宽度， 那么只精品资料 - - - 欢迎下载 - - - - - - - - - - - 欢迎下载 名师归纳 - - - - - - - - - -第 8 页，共 27 页 - - - - - - - - - - 。-可编辑修改 - 有 6 个采样数据相同时输出才会改变。作用：这个功能
21、可以 有效地消除毛刺脉冲对输入信号的干扰（抗干扰）。12、解释：如果采样窗口是六个采样周期宽度，那么只有当6 个采样数据相同时输出才会改变，有效消除毛刺脉冲对输入信号的影响。第四章1、可屏蔽中断 ：这些中断可以用软件禁止或使能。不可屏蔽中断： 这些中断不能被禁止。CPU 将立即响应这类中断并执行相应的中断服务子程序。所有软件的激发都属于不可屏蔽中断。2、C28x 系列芯片支持 32 个 CPU 级中断向量，包括复位向量。每个向量是一个22 位的地址，该地址是相应中断服务程序（ISR）的入口地址。每个向量被保存在两个地址连续的存储器单元中（每个存储单元为 16 位，两个共 32 位）。其中，该空
22、间的低地址保存向量的低 16 位 （LSBs） ， 其高地址则以右对齐保存向量的高6 位 （MSBs） 。3、清楚中断向量号和中断向量4、VMAP 功能：向量表可以映像到程序空间的底部或顶部，这取决于状态寄存器 STI 中的向量映射位VMAP ，如果 VMAP 为使 0，向量就映像在以 00 0000h 开始的地址上，如果其值是1，向量就映像到以 3F FFC0h 开始的地址上。 VMAP 位可以由 SETC VNAP 指令置精品资料 - - - 欢迎下载 - - - - - - - - - - - 欢迎下载 名师归纳 - - - - - - - - - -第 9 页，共 27 页 - - -
23、 - - - - - - - 。-可编辑修改 - 1，由 CLRC VMAP 清 0。VMAP 的复位值是 1。5、C28x 不可屏蔽中断包括 ：（1）软中断（ INTR 和 TRAP 指令）（2）硬件中断NMI（3）非法指令陷阱（ 4）硬件复位中断（RS）6、复位操作 ：当复位输入信号RS产生后， CPU 就会进入一个确定状态。CPU 将放弃所有当前操作，清空流水线，并且CPU 的寄存器进行复位，然后取出RESET中断向量，从而执行相应的中断服务程序。寄存器位复位后的值说明DP 所有0000h DP 指向数据页PC 所有3F FFC0h PC 由地址00 0000h或3F FFC0h的复 位
24、中断向量赋值SP 所有0400h SP指 向 地 址0400h 7、PIE:每个组有 8 个中断，每个组都被反馈到CPU 内核的 12 条中断信号线的一条上，从而使整个PIE 模块支持 96 个不同的中断。C28xCPU 支持 17 个 CPU 级硬件中断。非复用中断源直接反馈给CPU。8、整个系统的 中断分为 3 级：（1）外设级中断某个外设产生中断时，与该事件相关的中断标志(IF)位会在这个外设的寄存器中置为1。如果相应的中断使能 (IE)位已经置位，则外设向 PIE控制器产生一个中断请求。如果该中断在外设级使能无效，则相应的IF 位会一直保持直到用软件清除它为止。如果在以后使能该中断，且
25、中断标志仍然置位，那么就会向 PIE 发出一个中断请求。外设寄存器中的中断标志必须采用软件清除。（2）PIE 级中断PIE复用了 8 个外设和外部中断引脚向CPU 申请中断。精品资料 - - - 欢迎下载 - - - - - - - - - - - 欢迎下载 名师归纳 - - - - - - - - - -第 10 页，共 27 页 - - - - - - - - - - 。-可编辑修改 - 这些中断被划分为12 个组： PIE 组 1PIE 组 12，1 个组中的中断被多路复用进入1 个 CPU 中断。与 CPU 剩余的中断相连接的中断源不是多路复用的。对于非多路复用的中断而言， PIE 直
26、接向 CPU 传送中断请求。 对于多路复用的中断源， PIE 块中的每个中断组都有一个相关标志位PIEIFRx.y 和使能位PIEIERx.y。 每个中断组(1NT1 INTl2) 都有一个应答位PIEACKx。（3）CPU 级中断一旦某个中断请求被送往CPU， CPU 级中与 INTx 相关的中断标志(IFR)位就被置位。该标志位被锁存在IFR 后，CPU 不会马上就去执行相应的中断，而是等待 CPU 使能 IER 寄存器，或者使能 DBGIER寄存器，并对全局中断屏蔽位INTM 进行适当的使能。9、物理含义：上面第二部分。10、从外设到 CPU 的多路复用中断请求流程（1）任何 PIE 组
27、里的外设和外部中断产生一个中断，加入外设中断已被使能，那么，该中断要求就被置入PIE模块（2）PIE 模块识别 PIE 组 x 内已经录入的中断y（INTx.y），并且将相应的 PIE 中断标志位锁存： PIEIFRx.y=1 。（3）为了使能从PIE 到 CPU 的中断，必须设置相应的中断使能位（PIEIERx.y=1 ），同时所在 PIE组的 PIEACK.x 位必须清 0。（4）如果步骤（ 3）中的两个条件为真，那么就在CPU 建立了一个中断要求，相应位将再次被置位（PIEACK.x=1 ）。PIEACK.x 位将一直保持置位直至清除该位 （表示来自该组的其他中断能够从PIE 传送精品资
28、料 - - - 欢迎下载 - - - - - - - - - - - 欢迎下载 名师归纳 - - - - - - - - - -第 11 页，共 27 页 - - - - - - - - - - 。-可编辑修改 - 至 CPU）。（5）CPU 中断标志位置位 （CPU IFRx=1 ）以表示一个 CPU 级的未响应中断 x。（6）加 入 CPU 中断能 被使 能（ CPU IER bitx=1或 DBGIER bitx=1 ），全局中断屏蔽被清除（ INTM=0 ），那么 CPU 将为 INTx服务。（7）CPU 识别这个中断并自动存放有关信息，清除IER 位，设置INTM ，清除 EALLO
29、W 。（8）CPU 从 PIE获得适当的向量。（9）对于复用中断， PIE 模块使用 PIEIERx 和 PIEIFRx 寄存器中的当前值来确定要使用的向量地址： 该组中最高优先级中断的向量被取出，并且被用作分支地址。这个中断在PIEIERx 寄存器中使能，在PIEIFRx 中标示为未响应的中断。在这种情况下，假如一个更高优先级的已使能中断在步骤4 之后被标示， 它就会首先得到服务； 如果该组中没有已经标示的中断被使能， 那么 PIE将响应该组中最高优先级的中断向量，即用INTx.1 作为分支地址，这种操作相当于执行28x的 TRAP 或 INT 指令。从而 PIEIFRx.y 位被清除， C
30、PU 转到从 PIE取出的中断向量里去执行。11、F2812 支持 3 个外部可屏蔽中断： XINT1 ，XINT2 ，XINT13 第五章1、TMS320F2812芯片内部集成诸多 片内外设 ，主要有：系统控制（包括存储器、时钟、低功耗模块、看门狗、CPU 定时器、 GPIO 和外设帧等）、外设中断扩展（PIE）、外部接口扩展（XINTF）、引导模块（Boot ROM ）、时间管理器（ EV）、串行通信接口（ SCI）、串行外设接口（SPI） 、 eCAN 总线模块、多通道缓冲串行口（McBSP）和模数转换模块（ ADC）等。2、 F2812 提供了两个具有相同结构和功能的事件管理器模块EV
31、A 和EVB。作用：多电机控制。每个 事件管理器模块都包含 通用定时器。精品资料 - - - 欢迎下载 - - - - - - - - - - - 欢迎下载 名师归纳 - - - - - - - - - -第 12 页，共 27 页 - - - - - - - - - - 。-可编辑修改 - 全比较 /PWM单元、捕获单元及正交编码脉冲电路。EVA/EVB 可分别提供 8 个 PWM 信号。3、通用定时器 功能：在控制系统中产生采样周期，为捕获单元、正交编码电路、比较单元和PWM 产生电路提供时基。（1）定时（ 2）产生 PWM 波形（ 3）为其他模块提供时钟4、通用计时器（ 16 位）用于
32、4 个可屏蔽中断（上溢、下溢、定时器比较和周期中断）的控制和中断逻辑。5、通用定时器外部时钟TCLKINA/B, 最大频率是CPU 时钟频率的1/4 。6、通用定时器 作用：（ 1）定时（ 2）产生 PWM 波形（ 3）为其它模块提供时钟7、通用定时器的工作方式：（1）停止/保持模式 ：通用定时器的操作停止并保持当前状态， 定时器的计数器、 比较输出和预定标计数器均保持不变。 （2）连续递增计数模式： 通用定时器按照预定标的输入时钟计数， 当计数器的值与周期寄存器的值匹配时，在下一个输入时钟的上升沿，通用计数器复位为0，并开始另一个计数周期。计数器的初值可以为 0FFFFH 中的任一个。（3）
33、定向增 / 减计数模式通用定时器在定标的输入时钟上升沿开始计数，计数方向由输入引脚TDIRA/B确定：引脚为高时，递增计数，与连续增计数模式相同；引脚为低时，递减计数，从初值递减直到为0，此时若 TDIRA/B 引脚仍为低，计数器将重新载入周期寄存器的值，并继续计数。（4）连续增 / 减计数模式。这种模式与定向增 /减计数模式基本相同。区别是：计数方向不再受引脚TDIRA/B 的控制，而是在计数值达到周期寄存器的值时或 FFFFH （初值大于周期寄存器的值）时，才从增计数变为减计数，而在计数值为0 时，从减计数变为增计数。8、 通用定时器的比较操作每个通用定时器都有一个相应的比较寄存器TxCM
34、PR 和一个 PWM输出引脚 TxPWM 。通用定时器的值总是与相应的比较寄存器的值进行比较，当二者相等时，就产生比较匹配事件。通过将TxCON 的精品资料 - - - 欢迎下载 - - - - - - - - - - - 欢迎下载 名师归纳 - - - - - - - - - -第 13 页，共 27 页 - - - - - - - - - - 。-可编辑修改 - TECMPR =1 （D1 位）来使能比较操作。目的：产生 PWM ，通用定时器可提供4 个 PWM 输出 TxPWM 。非对称和对称波形发生器：在连续增 / 减计数模式时，产生对称波形（计数操作开始前为0（低电平）、保持不变直到
35、第1 次比较匹配发生、第 1 次比较匹配时，切换输出为高电平、保持不变直到第2 次比较匹配第 2 次比较匹配时， 再次切换输出为低电平、 保持不变直到周期结束）； 在连续增计数模式时，产生非对称波形（计数操作开始前为 0（低电平）保持不变直到比较匹配发生（TxCNTTxCMPR）在比较匹配时切换输出状态为1 （高电平有效）（ TxCNT=TxCMPR ）直到当前计数周期结束， 输出电平保持不变 （ TxCNT=TxPR ）如果下一周期新的比较寄存器的值不是0，则在匹配周期结束后复位为0）。PWM 引脚的电平跳变： GPTCONA/B 寄存器中的极性选择位设置、定时器的计数操作模式、当选择连续递
36、增、减模式时的计数方向9、占空比公式：6、每一个事件管理器可以同时产生8 路 PWM 信号，包括 3 对由圈比较单元产生的带有可编程死区的PWM信号和由定时器比较器产生的 2 路独立的 PWM 信号。7、EV 有 6 个捕获单元。8、物理意义：上升沿比另一个早1/4 周期即为先导序列。QEP1 为先导序列， DIR 为低，减计数； QEP2 为先导序列， DIR 为精品资料 - - - 欢迎下载 - - - - - - - - - - - 欢迎下载 名师归纳 - - - - - - - - - -第 14 页，共 27 页 - - - - - - - - - - 。-可编辑修改 - 高，增计数
37、。9、 SCI 口主要作用：与多种具有标准异步串口的设备进行通信；当系统中有多个处理器同时工作时，SCI 口可作为多处理器间进行通信协调的通道。SCI 模块可以对接收到的数据进行间断、 奇偶性、溢出和帧错误检测。SCI 模块的 主要特点 包括：数据字格式 （1 个起始位； 1-8 个可编程数据字长度；可供选择的奇、偶或无校验模式；1-2 个停止位）、发送和接受可以通过中断或查询两种形式、具有 16 级发送/接受 FIFO。SCI 一般的 数据发送格式 为：1 个起始位； 1-8 个数据位； 1 个奇、偶或无校验位； 1-2 个停止位。10、SPI 主要应用于处理器与EEPROM 、Flash
38、、实时时钟、AD 转换器等外设器件之间的通信， 通过 SPI 的主从模式也可以支持多处理器间的通信。SPI 接口可以接收或发送16 位数据，并且接收和发送都是双缓冲。发送和接受可同步操作。（发送功能可通过软件禁用）SPI 有主 /从两种工作模式 ，其工作模式的选择及SPICLK 信号由MASTER/SLAVE 位（SPICTL.2）控制。 一方面 ，主控制器可在任何时刻通过发送 SPICLK 信号来启动数据传输。 另一方面 ，由软件决定主控制器如何检测从控制器准备好发送数据的时间。主从控制器的连接的物理意义。11、eCAN 模块具有 32 个完全可配置邮箱和时间标记功能，能够实现灵活、可靠的串
39、行通信。12、eCAN 模块的结构主要由 CAN 协议内核（ CPK）和消息控制器组成。CPK 有两个功能 ，一是根据 CAN 协议对 CAN 总线上接收到的所有精品资料 - - - 欢迎下载 - - - - - - - - - - - 欢迎下载 名师归纳 - - - - - - - - - -第 15 页，共 27 页 - - - - - - - - - - 。-可编辑修改 - 消息进行译码丙存入接收缓冲器；二是根据 CAN 协议吧消息发送到CAN 总线上。12、 消息控制器功能 ： 消息控制器包含 三部分 ： 存储器管理单元（CPU接口、接收控制单元额定时器管理单元）；可以存储32 位消息
40、的邮箱 RAM ；控制和状态寄存器。 消息控制器可以对CPK 收到的消息进行判断丙决定是否为CPU 保存在邮箱 RAM 中。消息控制根据消息的优先级将消息发送给CPK 或将 CPK 中的消息发送给 CPU。 消息控制器在初始化时， CPU 根据应用程序设定消息控制器所有用到的消息标志符。4.F2812 芯片的多通道缓冲串行口（McBSP），为 DSP 和系统其他设备之间提供了UI 个直接的串行接口。McBSP 可实现与兼容的McBSP 设备之间进行通信，此外McBSP 还能同步的发送、接收8/16/32位串行数据。13、CAN 协议支持 4 种数据帧 格式： 数据、远程、错误、过载帧。14、F
41、2812 芯片的 多通道缓冲串行口McBSP,为 DSP 和系统其他设备之间提供了一个直接的串行接口。McBSP可以实现与兼容的McBSP 设备之间的通信 （VBAP 语音频带音频处理器、 AIC、多媒体数字信号编码器 /解码器） McBSP 还可以同步发送、接收8/16/32位串行数据15、 TMS320F28x的片内 ADC 是一个分辨率为12 位且具有流水线结构的模数转换器， 主要用来 实现外部输入的各种模拟信号到数字信号的转换。包括 两个部件 ：模拟转换单元（模拟多路复用器、采样/保持电路、转换内核、电压调节器）、数字转换单元（可编程转化排序器、转换结果寄存器、模拟电路接口、外设总线接
42、口）。ADC 结构和特点 ：ADC 模块有 16 个通道，可配置为两个独立的8通道模块，分别服务于时间管理器A 和 B。两个独立的8 通道模块也可构成一个 16 通道模块。ADC 模块的主要结构特点 ：16 个结果寄存器可存放ADC 的转换结果，转换结果的数字量表示为数字量 =4095* （输入模拟电压值 -ADCLO ）/3 精品资料 - - - 欢迎下载 - - - - - - - - - - - 欢迎下载 名师归纳 - - - - - - - - - -第 16 页，共 27 页 - - - - - - - - - - 。-可编辑修改 - 具有同步采样模式和顺序采样模式。ADC 启动转换
43、序列的触发源 ：S/W 软件直接启动、 EVAEVB 启动。第九章1、DSP 最小系统原理框图2、电源电压： 内核 1.8V、内设 3.3V 精品资料 - - - 欢迎下载 - - - - - - - - - - - 欢迎下载 名师归纳 - - - - - - - - - -第 17 页，共 27 页 - - - - - - - - - - 。-可编辑修改 - 精品资料 - - - 欢迎下载 - - - - - - - - - - - 欢迎下载 名师归纳 - - - - - - - - - -第 18 页，共 27 页 - - - - - - - - - - 。-可编辑修改 - 第一章1.请比
44、较哈佛结构与冯诺依曼结构的不同。冯诺依曼结构采用代码与数据统一编址，哈佛结构是独立编址的， 代码空间与数据空间完全分开。哈佛结构是不同于传统的冯诺依曼结构的并行体系结构，主要特点是将程序和数据存储在不同的存储空间中， 即程序存储器和数据存储器是练个相互独立的存储器，每个存储器独立编址，独立访问，系统设置了程序、数据两条总线，数据吞吐率提高一倍。冯诺依曼结构是将指令、数据、地址存储在同意存储器中，统一编址，依靠指令计数器提供的地址来区分是指令。数据还是地址， 取指令和取数据访问同一存储器，数据吞吐率低。2.TMS320F2812的哪些特点使其更适合于控制领域应用？每秒可以执行 1.5 亿次指令，
45、具有单周期32 位*32 位的乘和累加操作功能，片内集成了 128K/64K*16位的闪速存储器，可方便实现软件升级，片内还集成了丰富的外围设备， 18*16 的 SARAM ，标准串行通讯接口，串行外设接口。3.比较 AT89S51单片机和 DSP 的不同特点，从 CPU 结构，总线，晶振，内部资源，外部资源进行比较。AT89S51 主要性能特点（1）4K Bytes Flash片内的程序存储器精品资料 - - - 欢迎下载 - - - - - - - - - - - 欢迎下载 名师归纳 - - - - - - - - - -第 19 页，共 27 页 - - - - - - - - - -
46、 。-可编辑修改 - （2）128 Bytes 的随机存取数据存储器（3）32 个外部双向输入 /输出口， 5 个中断源（4）2 个 16 位可编程定时器 / 计数器（5）片内振荡器和时钟电路与MCS-51 兼容（6）全静态工作， 0Hz-33MHz （7）三级程序存储器保密锁定，可编程串行通道（8）低功耗的闲置和掉电模式DSP 的特点（1）多总线结构（2）流水线操作（3）专用的硬件乘法器（4）特殊的 DSP 指令（5）多机并行运行特性（6）快速的指令周期（7）低功耗（8）高运算速度第二章1.请简述 F2812 CPU内部各寄存器的特点和功能。（1）累加器特点：分为独立的AH （高 16 位）
47、和 AL（低 16 位）功能：进行单周期数据传送，加法减法和来自数据存储器的宽度为32 位的比较精品资料 - - - 欢迎下载 - - - - - - - - - - - 欢迎下载 名师归纳 - - - - - - - - - -第 20 页，共 27 页 - - - - - - - - - - 。-可编辑修改 - 运算（2）结果寄存器（ P、PH、PL）特点： PH（高 16 位）和 PL（低 16 位）功能:主要用于存放乘法运算的结果（3）数据页指针（ DP）特点：复位后地址为0 x0000 ，寻址 64K 页功能：对数据存储空间进行分页，提高运算速度（4）堆栈指针（ SP）特点：低 16
48、 位，高 16 位置 0，复位后地址 0000 0400H 功能：对数据空间的低64K 进行寻址（5）程序指针（ PC）特点：复位地址 3F FFC0H 功能：当流水线满时， 22 位 PC 指向流水线中到达译码2 阶段的指令（6）中断寄存器（ IFR、IER、DBGIER）特点： IER 和 DBGIER 可屏蔽功能：用于控制中断2.请分析F2812 内部各模块的时钟与振荡器频率之间的关系。F2812 内部各模块的时钟由振荡器+PLL=CLKIN送入 CPU 产生 SYSCLKOUT提供，而内部的 eCAN 、SCI-A/B 、SPI、 McBSP 的时钟为 LSPCLK （低速时钟） ，E
49、V-A/D 、ADC 的时钟为 HSPCLK（高速时钟）PLL 有三种模式，因为有三种不同的系统时钟SYSCLKOUT， 再设置相应寄存器，使得精品资料 - - - 欢迎下载 - - - - - - - - - - - 欢迎下载 名师归纳 - - - - - - - - - -第 21 页，共 27 页 - - - - - - - - - - 。-可编辑修改 - 0)2*/(0HISPCPHISPCPSYSCLKOUTHISPCPSYSCLKOUT高速时钟0)2*/(0LOSPCPLOSPCPSYSCLKOUTLOSPCPSYSCLKOUT低速时钟3.在 30.000MHz的晶振频率下，如何设
50、置相关寄存器使定时器定时1ms 。令1.PLLDISXF，在PLLCR寄存器中写入10，z150z210*302*MHMHnXCLKINSYSCLKOUTHzHfTINT3310z10*11由)1)(1(1*PRDTDDRffCLKOUTTINT即)1)(1(1*10*1501063PRDTDDR令 TDDR+1=150 PRD+1=1000 得 TDDR=149 PRD=999 设置 TDDRH:TDDR=149 PRDH:PRD=999 4.假设 OSCCLK 为 12.000MHz，WDCR 的位 WDPS （2:0 ）设置为 2，请问最长需要多少时间进行“喂狗”操作？ms8 .2125