《毕业设计：数字电子时钟(共16页).doc》由会员分享，可在线阅读，更多相关《毕业设计：数字电子时钟(共16页).doc（16页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、精选优质文档-倾情为你奉上摘要数字钟实际上是一个对标准频率（1Hz）进行计数的计数电路。振荡器产生的时钟信号经过分频器形成秒脉冲信号，秒脉冲信号输入计数器进行计数，并把累计结果以“时”、“分”、“秒”的数字显示出来。秒计数器电路计满60后触发分计数器电路，分计数器电路计满60后触发时计数器电路，当计满24小时后又开始下一轮的循环计数。一般由振荡器、分频器、计数器、译码器、数码显示器等几部分组成。振荡电路：主要用来产生时间标准信号，因为时钟的精度主要取决于时间标准信号的频率及稳定度，所以采用石英晶体振荡器。分频器：因为振荡器产生的标准信号频率很高，要是要得到“秒”信号，需一定级数的分频器进行分频
2、。计数器：有了“秒”信号，则可以根据60秒为1分，24小时为1天的进制，分别设定“时”、“分”、“秒”的计数器，分别为60进制，60进制,24进制计数器，并输出一分，一小时，一天的进位信号。译码显示：将“时”“分”“秒”显示出来。将计数器输入状态，输入到译码器，产生驱动数码显示器信号，呈现出对应的进位数字字型。由于计数的起始时间不可能与标准时间（如北京时间）一致，故需要在电路上加一个校时电路可以对分和时进行校时。另外，计时过程要具有报时功能，当时间到达整点前10秒开始，蜂鸣器1秒响1秒停地响5次。为了使数字钟使用方便，在设计上使用了一个变压器和一个整流桥来实现数字钟电能的输入，使得可以方便地直
3、接插入220V的交流电就可以正常地使用了。关键词 数字时钟 原理 校时 报时目 录1 设计目的.42 设计任务.42.1设计指标.42.2设计要求.43数字电子钟的组成和工作原理.43.1数字钟的构成.43.2原理分析.43.3数字点钟的基本逻辑功能框图.54数字钟的电路设计.54.1 电源电路的设计.54.2 秒信号发生器的设计.64.2.1方案一.64.2.2方案二.64.2.3两个方案的比较.84.3时间计数电路的设计.94.4译码显示电路.114.5正点报时电路的设计.134.6校时电路的设计.145数字电子钟的整体电路.156电路的装配与调试过程.156.1电路焊接.166.2调试过
4、程.167体会.17致谢.18参考文献.19附录 元件清单.201设计目的1在学完了电子技术基础课程的基本理论，基本知识后，能够综合运用所学理论知识、拓宽知识面，系统地进行电子电路的工程实践训练，锻炼动手能力，培养基本技能，提高分析问题和解决问题的能力。2熟悉集成电路的引脚安排， 掌握各芯片的逻辑功能及使用方法了解面包板结构及其接线方法，了解数字钟的组成及工作原理。学会检查电路的故障与排除故障的一般方法3学会检查电路的故障与排除故障的一般方法，掌握虚拟设计，学会使用一种电路分析软件（EWB或PSPICES）在计算机上进行电路设计与分析的方法。2设计任务2.1设计指标1时间计数电路采用24进制，
5、从00开始到23后再回到00；2.各用2位数码管显示时、分、秒；3.具有手动校时、校分功能，可以分别对时及分进行单独校时，使其校正到标准时间； 4.计时过程具有报时功能，当时间到达整点前10秒开始，蜂鸣器1秒响1秒停地响5次。5.为了保证计时的稳定及准确，须由晶体振荡器提供时间基准信号。2.2设计要求1.集中进行查找资料，请教指导老师，确定设计方案；2.根据选定方案确定实现设计要求的基本电路和扩展电路，画出电路原理图；3.选择元器件及参数；4.进行电路的链接、调试、测试电路性能，整理撰写设计整体的过程。3数字电子钟的组成和工作原理31数字钟的构成数字钟一般由振荡器、分频器、计数器、译码器、显示
6、器、较时电路、报时电路等部分组成，这些都是数字电路中应用最广的基本电路32原理分析数字钟实际上是一个对标准频率（1Hz）进行计数的计数电路。振荡器产生的时钟信号经过分频器形成秒脉冲信号，秒脉冲信号输入计数器进行计数，并把累计结果以“时”、“分”、“秒”的数字显示出来。秒计数器电路计满60后触发分计数器电路，分计数器电路计满60后触发时计数器电路，当计满24小时后又开始下一轮的循环计数。由于计数的起始时间不可能与标准时间（如北京时间）一致，故需要在电路上加一个校时电路可以对分和时进行校时。另外，计时过程要具有报时功能，当时间到达整点前10秒开始，蜂鸣器1秒响1秒停地响5次。33数字点钟的基本逻辑
7、功能框图 图1 数字钟的基本逻辑框图4数字钟的电路设计下面将介绍设计电路具体方案。其中包括电源电路的设计、秒信号发生器的设计、时间计数电路的设计、译码驱动显示电路的设计、正点报时电路的设计、校时电路的设计几个部分。41 电源电路的设计用一个变压器把220V的家用交流电压变为9V的小电压。利用二极管单向导通的原理，用四个二极管构成一个桥堆，对交流电进行半波整形，再经过一个电容对其整形，变成供这个近似直流的电压，但由于还有许多文波，再用一个W7805稳压管变成5V的稳定直流电压，供这个电路的使用。 如图2。 图2电源电路42 秒信号发生器的设计通过查找资料，得到了两个不同的秒信号发生器的设计方案。
8、421方案一 555构成的多谐振荡器 如图3电容C1放电时间为：t1=R2*C1*ln2,充电时间为：t2=(R1+R2)*CI*ln2,则其振荡频率为f=1/(t1+t2)。选择适当的R1、R2、C1值可使f1HZ。图3 555构成的多谐振荡器422方案二 晶体振荡分频电路石英晶体振荡电路1 采用频率fs32768Hz的石英晶体。D1、D2是反相器，D1用于振荡，D2用于缓冲整形。Rf为反馈电阻（10-100M），反馈电阻的作用是为CMOS反相器提供偏置，使其工作在放大状态。C1是频率微调电容，改变C1可对振荡器频率作微量调整，C1一般取5-35pF。C2是温度特性校正用的电容，一般取20-
9、405pF，电容C1、C2与晶体共同构成型网络，完成对振荡器频率的控制，并提供必要的1800相移。最后输出fs=32768Hz图4 石英晶体振荡电路2 多级分频电路将32 768Hz脉冲信号输入到CD4060（内部结构如图44）组成的脉冲振荡的14位二进制计数器，所以从最后一级Q14输出的脉冲信号频率为：32768/214 = 32768/16384 = 2Hz 如图6。再经过二次分频，得到1Hz的标准信号脉冲，即秒脉冲如图7。图5 CD4060内部结构图6 脉冲分频电路图7 秒信号原理图423两个方案的比较1采用555多谐振荡器优点：555内部的比较器灵敏度较高，而且采用差分电路形式，它的振
10、荡频率受电源电压和温度变化的影响很小。缺点：要精确输出1Hz脉冲，对电容和电阻的数值精度要求很高，所以输出脉冲既不够准确也不够稳定。2采用晶体振荡分频电路优点：由石英晶体的阻抗频率响应可知，它的选频特非常好，有一个极为稳定的串联谐振频率fs，且等效品质因数Q很高。只有频率为fs的信号最容易通过，且其他频率的信号均会被晶体所衰减。3比较结果振荡器是数字钟的核心，振荡器的稳定度及频率的精确度决定了数字钟计时的准确程度。为了达到设计要求，获取更高的计时精度，选用晶体振荡器构成振荡器电路。一般来说，振荡器的频率越高，计时精度越高。 如图8。图8 晶体振荡及分频电路43时间计数电路的设计秒信号经秒计数器
11、、分计数器、时计数器之后，分别得到“秒”个位、十位、“分”个位、十位以及“时”个位、十位的计时输出信号，然后送至译码显示电路，以便实现用数字显示时、分、秒的要求。“秒”和“分”计数器应为六十进制，而“时”计数器应为二十四进制。采用10进制计数器74LS90来实现时间计数单元的计数功能，其为双2-5-10异步计数器，并且每一计数器均有异步清零端（高电平有效）。431“分”、“秒”六十进制计数器选用两块74SL290采用异步清零的方法完成60进制。以“秒”计数为例：计秒时，将秒个位计数单元的QA与B（下降沿有效）相连，将74SL290连接成10进制计数器，A（下降沿有效）与Z秒输入信号相连，QD可
12、作为向上的进位信号与十位计数单元的A相连。秒十位计数单元为进制计数器，需要进制转换。将进制计数器转换为（0110）进制计数器，当十位计数器计到QD QC QB QA为0110时，同时对秒的个位和十位进行清0，另外QC可作为向上的进位信号与分个位的计数单元的A相连。其具体连接图如图9A相连。其具体连接图如图9图9 六十进制计数器432二十四进制计数器同样可以选用两块74SL290采用异步清零的方法完成24进制计数 如图10 图10二十四进制计数器44译码显示电路译码显示电路是将计数器输出的8421 BCD码译成数码管显示所需要的高低电平，我们采用阴极七段数码管，引脚如图11。其则译码电路就应选接
13、与它配套的共阴极七段数码驱动器。译码显示电路可采用CD4511BC-7段译码驱动器，其芯片引脚如图12。译码器A、B、C、D与十进制计数器的四个输出端相连接，a、b、c、d、e、f、g即为驱动七段数码显示器的信号。根据A、B、C、D所得的计数信号，数码管显示的相对应的字型。其具体电路图如图13。图11 阴极七段数码管图12 芯片CD4511BC-7段译码驱动器引脚图13 译码显示电路45正点报时电路的设计要求当时间到达整点前10秒开始，蜂鸣器1秒响1秒停地响5次。即当时间达到xx时59分50秒时蜂鸣器开始响第一次，并持续一秒钟，然后停鸣一秒，这样响五次。在59分50秒到59分59秒之间，只有秒
14、的个位计数，分的十位QD QC QB QA输出0101,个位QD QC QB QA 输出1001，秒的十位QD QC QB QA 输出0101均不变，而秒的个位QA计数过程中输出在0和1之间转。所以可以利用与非门的相与功能，把分十位的QC 、QA ,分个位的QD、QA，秒十位的QC、QA 和秒个位的QA相“与非”作为控制信号控制与非门的开断，从而控制蜂鸣器的响和停。如图14。 图14 整点报时电路46校时电路的设计时钟出现误差时，需校准。校对时间总是在标准时间到来之前进行，分四个步骤：首先把小时计数器置到所需的数字；然后再将分计数器置到所需数字；在此同时或之后，将秒计数器在零时停计数，处于等待
15、启动；当选定的标准时刻到达的瞬间，按起动按钮，电路则从所预置时间开始计数。由此可知，校时电路应具有预置小时，预置分、等待启动、计时四个阶段，因此，我们设计的校时电路，方便、可靠地实现这四个阶段所要求的功能。如图15。图15数字电子钟的计数校正电路6电路的装配与调试过程61电路焊接焊接时要主要布线和焊点的合理分布，尽量做到美观。实际焊接过程中，要保证焊笔不要碰到已经焊好的线，否则焊好的线很容易脱落。每焊接完一部分电路，就立即进行调试，测试无误后方可进心下一阶段的焊接。插拔集成芯片时用力要均匀，避免芯片管脚在插拔中变弯、折断62调试过程实际调试中出现了不少问题，如显示不正常，秒计时中满六十后不进位
16、等等。仔细检测后发现主要是电路的一些接线有错以及输出脉冲不行。下面是我们的通电源逐级调试，逐级排除故障错误的调试调试过程：1.用万用表测量电压源是否稳定输出5V电压。2.用万用表在CD4060的3脚测输出电压，如果读数有规律地跳动，且周期为近似为0.5s，则正常。同样，用万用表测分频电路的输出信号为1s，则正常。3.检查各级计数器的工作情况。将“秒”信号直接接入计数器的CPA端，检查“秒”计数器和“秒”译码驱动器和显示器的工作是否正常，计数器是否为六十进制、是否能正常进位。以同样的方法检查“分”“时”计数器是否计数正常。4.校时电路经分析可以工作但电路工作时校时电路的功能始终不能满足校时要求。
17、5.整机不能进行工作，但将那块显示电路板接数字电子实验箱的5V电源和脉冲发现电路能记数并可以进位，制作的电源和脉冲能正常工作，实验不成功。71.心得体会回顾起此次电路课程设计，至今我仍感慨颇多，在一个星期的日子里，可以说得是苦多于甜，但是可以学到很多很多的的东西，同时不仅可以巩固了以前所学过的知识，而且学到了很多在书本上所没有学到过的知识。通过这次课程设计使我懂得了理论与实际相结合是很重要的。在设计的过程中遇到问题，可以说得是困难重重，都因为所学过的知识理解掌握得不够牢固，通过这次课程设计之后，一定把以前所学过的知识重新温故。致 谢通过这次课程设计我学到了很多东西，尤其是做好一件事实在是不容易
18、，特别是在准备不足的情况下，更是难上加难。幸运地是在课程设计过程中我得到了广大老师和同学的帮助，特别是得到李亚楠老师的分析与讲解！他严谨的治学态度和对问题的分析方法以及解决问题方法，使我一生受用！同时我也学会了怎么在浩瀚如海的大堆资料里搜集自己所需要的东西，怎样与人沟通去完成一件事。在此,对给过我帮助的所有同学和老师表示忠心的感谢！参 考 文 献1、康华光.2006年. 电子技术基础 数字部分（第五版）. 北京：高等教育出版社. 2、模拟电子技术 第五版 康华光主编 高等教育出版社 20063、数字电路实验与课程设计 施云 编著 哈尔滨工程大学 20014、电子线路实验-数字电路实验 沈小丰主编 清华大学出版社 2007附录 元件清单元件清单名称/规格数量二位数码显示管（LN5261AS）3计数器（74LS90）674LS001整流桥堆1变压器（10W,9V）1稳压管（7805/5V）1译码（CD4511bc）674LS30174LS741CD40601晶振（32768Hz）1蜂鸣器116IC座，14IC座7，11可调电容2电阻10k3电阻22M1极性电容1000uF1极性电容1000pF2导线若干专心-专注-专业