数字电路期末总复习大纲.docx

《数字电路期末总复习大纲.docx》由会员分享，可在线阅读，更多相关《数字电路期末总复习大纲.docx（31页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。

1、数字电路期末总复习大纲 数字电路期末总复习大纲第 1 章 数字逻辑概论 一、进位计数制 1.十进制与二进制数的转换 2.二进制数与十进制数的转换 3.二进制数与 16 进制数的转换 二、基本逻辑门电路 第 2 章 逻辑代数 表示逻辑函数的方法，归纳起来有：真值表，函数表达式，卡诺图，逻辑图及波形图等几种。一、逻辑代数的基本公式和常用公式 1）常量与变量的关系+0与 +11 与 1 与 0 2）与一般代数相运算规律 a.交换律：+b.结合律：（+）+（+） c.安排律： ）= 10 0= AA A+ A AA B B A = ) ( ) ( C B A C B A = ) ( C B A + B

2、 A C A) )() ( C A B A C B A + + = +3）逻辑函数的特别规律 a.同一律：+ b.摩根定律：，b.关于否定的性质 二、逻辑函数的基本规则 代入规则 在任何一个逻辑等式中，假如将等式两边同时出现某一变量的地方，都用一个函数表示，则等式仍旧成立，这个规则称为代入规则 例如：可令则上式变成 三、逻辑函数的：——公式化简法 公式化简法就是利用逻辑函数的基本公式和常用公式化简逻辑函数，通常，我们将逻辑函数化简为最简的与—或表达式 1）合并项法：利用+ 或 ,将二项合并为一项，合并时可消去一个变量 例如：2）汲取法利用公式 ，消去多余的积

3、项，依据代入规则B A B A = + B A B A + = AC B A C B A + C BL A L A + C B A L A = 1 = + A A A B A B A = = B A C C B A C B A C B A = + = + ) (A B A A = + B A 可以是任何一个困难的逻辑式 例如化简函数解：先用摩根定理绽开： 再用汲取法3）消去法 利用 消去多余的因子 例如，化简函数解：=4)配项法 利用公式 将某一项乘以（ ），即乘以 1，然后将其折成几项，再与其它项合并。例如：化简函数E B D A AB + +AB B A+E B D A AB + +E B

4、 D A B A + + +) ( ) ( E B B D A A + + +) 1 ( ) 1 ( E B B D A A + + +B A+B A B A A + = +ABC E B A B A B A + + +ABC E B A B A B A + + +) ( ) ( ABC B A E B A B A + + +) ( ) ( BC B A E B B A + + +) )( ( ) )( ( C B B B A B B C B A + + + + +) ( ) ( C B A C B A + + +AC B A C A B A + + +C B A B A + +C A B A

5、 BC C A B A + = + + A A+B A C B C B B A + + +解：2.应用举例 将下列函数化简成最简的与或表达式 1）2)L=3)L=解：1） =2)L=B A C B C B B A + + +) ( ) ( C C B A C B A A C B B A + + + + + C B A BC A C B A C B A C B B A + + + + + ) ( ) ( ) ( BC A C B A C B A C B C B A B A + + + + + ) ( ) 1 ( ) 1 ( B B C A A C B C B A + + + + + C A C

6、B B A + + A D DCE BD B A + + +AC C B B A + +ABCD C B C A AB + + +A D DCE BD B A + + +DCE A B D B A + + + ) (DCE A B D B A + +DCE B A D B A + +DCE AB B A D B A + + + ) )( (DCE D B A + +D B A +AC C B B A + +AC C B C C B A + + + ) (AC C B C B A C B A + + +) 1 ( ) 1 ( A C B B AC + + + =3)L=四、逻辑函数的化简&mda

7、sh;卡诺图化简法：卡诺图是由真值表转换而来的，在变量卡诺图中，变量的取值依次是按循环码进行排列的，在与—或表达式的基础上，画卡诺图的步骤是：1.画出给定逻辑函数的卡诺图，若给定函数有 个变量，表示卡诺图矩形小方块有 个。2.在图中标出给定逻辑函数所包含的全部最小项，并在最小项内填 1，剩余小方块填 0. 用卡诺图化简逻辑函数的基本步骤：1.画出给定逻辑函数的卡诺图2.合并逻辑函数的最小项3.选择乘积项，写出最简与—或表达式选择乘积项的原则：它们在卡诺图的位置必需包括函数的全部最小项 选择的乘积项总数应当最少 C B AC +ABCD C B C A AB + + +A

8、BCD A A C B C A AB + + + + ) (ABCD C B A C AB C A AB + + + +) ( ) ( C B A C A ABCD C AB AB + + + +) 1 ( ) 1 ( B C A CD C AB + + + +C A AB +nn2 每个乘积项所包含的因子也应当是最少的 例 1.用卡诺图化简函数解：1.画出给定的卡诺图 2.选择乘积项：例 2.用卡诺图化简解：1.画出给定 4 变量函数的卡诺图2.选择乘积项 设到最简与—或表达式例 3.用卡诺图化简逻辑函数 解：1.画出 4 变量卡诺图 2.选择乘积项，设到最简与—或表

9、达式第 3 章 逻辑门电路 门电路是构成各种困难集成电路的基础，本章着重理解 TTL和 CMOS 两类集成电路的外部特性：输出与输入的逻辑关系，电压传输特性。1.TTL 与 CMOS 的电压传输特性 开门电平 —保证输出为额定低电平 时所允许的最小输入高电平值 在标准输入逻辑时， 1.8 关门 —保证输出额定高电平 90%的状况下，允许的最大输C B A C B A ABC BC A + + +C B A BC AC + +C B A D C A C B CD B ABCD F + + + = ) (C B A D B A C B + +) 14 , 12 , 10 ,

10、 7 , 5 , 4 , 3 , 1 ( m D AC D C B D A + +ONVONVOFFV1100 01 10 11 ABC11 10AB00000101111110101 11 11 11 1AB 0000010111111010m 1 m 0 m 2 m 3m 4 m 5 m 6 m 7m 11 m 8 m 9 m 10m 12 m 13 m 14 m 151 11 1 11 11V O0.5 1 1.5 2 2.5 3V I123V NLV OFFV ONV NHA BCD E0.30.8V ILV IH1.8 入低电平值，在标准输入逻辑时， 0.8 —为逻辑 0

11、 的输入电压典型值 0.3 —为逻辑的输入电压典型值 3.0 —为逻辑的输出电压典型值 3.5 —为逻辑 0 的输出电压典型值 0.3 对于 TTL：这些临界值为 ，,低电平噪声容限：高电平噪声容限：例：7400 的 它的高电平噪声容限 31.81.2 它的低电平噪声容限 0.80.30.5 2.TTL 与 COMS 关于逻辑 0 和逻辑 1 的接法 7400 为 CMOS 与非门采纳+5电源供电，输入端在下面四种接法下都属于逻辑 0输入端接地输入端低于 1.5的电源输入端接同类与非门的输出电压低于 0.1输入端接 10 电阻到地 74LS00 为 TTL

12、与非门，采纳+5电源供电，采纳下列 4 种接法都属于逻辑 1 OFFVILVILVIHVIHVOHVOHVOLVOLVV V OH 4 . 2min= V V OL 4 . 0max =V V IH 0 . 2min= V V IL 8 . 0max =IL OFF NLV V V - =ON IH NHV V V - =V V OH 5 . 2min=）（V V OL 4 . 0(=出最小）V V IH 0 . 2min=）（V V IL 7 . 0max=）（ON IH NHV V V - =IL OFF NLV V V - =W K输入端悬空输入端接高于 2电压输入端接同类与非门的输出高

13、电平 3.6输入端接 10 电阻到地 第 4 章 组合逻辑电路 一、组合逻辑电路的设计方法 依据实际须要，设计组合逻辑电路基本步骤如下：1.逻辑抽象 分析设计要求，确定输入、输出信号及其因果关系设定变量，即用英文字母表示输入、输出信号状态赋值，即用 0 和 1 表示信号的相关状态列真值表，依据因果关系，将变量的各种取值和相应的函数值用一张表格一一列举，变量的取值依次按二进制数递增排列。2.化简 输入变量少时，用卡诺图输入变量多时，用公式法 3.写出逻辑表达式，画出逻辑图 变换最简与或表达式，得到所需的最简式依据最简式，画出逻辑图 例，设计一个 8421BCD 检码电路，要求当输入量 ABCD&

14、lt;3 或>7时，电路输出为高电平，试用最少的与非门实现该电路。W K 解：1.逻辑抽象 分由题意，输入信号是四位 8421码为十进制，输出为高、低电平；设输入变量为 DCBA，输出变量为；状态赋值及列真值表由题意，输入变量的状态赋值及真值表如下表所示。2.化简 由于变量个数较少，帮用卡诺图化简 3.写出表达式 经化简，得到4.画出逻辑图 二、用组合逻辑集成电路构成函数 74LS151 的逻辑图如右图图中， 为输入使能端，低电平有效 为地址输入端， 为数据选择输入端， 、 互非的输出端，其菜单如下表。C B A D B A L + + =E0 1 2S S S7 0 D D Y YA

15、B C D L0 0 0 00 0 00 0 00 00 0 00 00 000 0 00 00 000 000111 111 11 11 1 111111111111 111 11 11 1 11110000011AB CD 000001011111101 1 11 100 0 0 01111&000&000 0>=1000 0ABCDLBDAC = 其中 为 的最小项 为数据输入 当 1 时，与其对应的最小项在表达式中出现 当 0 时，与其对应的最小项则不会出现 利用这一性质，将函数变量接入地址选择端，就可实现组合逻辑函数。 利 用 入 选 一 数 据 选 择 器 7

16、4LS151 产 生 逻 辑 函 数 解：1）将已知函数变换成最小项表达式2)将转换成 74LS151 对应的输出形式 = 在表达式的第 1 项 中 为反变量，、为原变量，故011在表达式的第项 ，中 A、C 为反变量，为 原变量，故101同理 =111Y0 1 2 7 0 1 2 2 0 1 2 1 0 1 2 0. S S S D S S S D S S S D S S S D + + + +iYi iiiD m =70im0 1 2S S SiDiDiDAB C B A BC A L + + =AB C B A BC A + +) ( C C AB C B A BC A + + +C A

17、B ABC C B A BC A + + +C AB ABC C B A BC A L + + + =iYi iiD m =70BC A ABC A 3mC B A BC B A 5mABC 7m74LS151D 0D 1D 2D 3D 4D 5D 6D 7S 0 S 1 S 2E1A B CL =110这样将 74LS151 中 m 取 1 即 1 取 0，即 0 由此画出实现函数 的逻辑图如下图示。第 5 章 锁存器和触发器 一、触发器分类：基本 R-S 触发器、同步 RS 触发器、同步触发器、主从 R-S 触发器、主从 JK 触发器、边沿触发器上升沿触发器（触发器、JK 触发器）、下降沿

18、触发器（触发器、JK 触发器）二、触发器逻辑功能的表示方法 触发器逻辑功能的表示方法，常用的有特性表、卡诺图、特性方程、状态图刚好序图。对于第 5 章 表示逻辑功能常用方法有特性表，特性方程刚好序图 对于第 6 章 上述 5 种方法其本用到。三、各种触发器的逻辑符号、功能及特性方程 1.基本 R-S 触发器逻辑符号逻辑功能 特性方程： 若 ，则C AB 6m7 7 6 6 5 5 3 3D m D m D m D m + + +7 6 5 3D D D D 、 、 、7 6 5 3D D D D = = =4 2 1 0D D D D 、 、 、4 2 1 0D D D D = = =C AB

19、 ABC C B A BC A + + +0 , 1 = = S R 01=+ nQ QQSR 若 ，则（约束条件） 若 ，则若 ，则 1（不允许出现）2.同步 RS 触发器 （CP1 期间有效） 若 ，则（约束条件）若 ，则 若 ，则 若 ，则 1 处于不稳定状态 3.同步触发器 特性方程 (CP=1 期间有效) 4.主从 R-S 触发器 特性方程 (作用后)约束条件 逻辑功能 若 ，CP 作用后，若 ，CP 作用后，若 ，CP 作用后，若 ，CP 作用后，处于不稳定状态 Note: CP 作用后指由 0 变为 1，再由 1 变为 0 时 n nQ R S Q + =+10 , 0 = =

20、S R 11=+ nQ0 = S R 0 , 1 = = S Rn nQ Q =+11 , 1 = = S R Q Q =n nQ R S Q + =+10 , 1 = = S R 01=+ nQ0 = S R 0 , 0 = = S R 11=+ nQ0 , 1 = = S Rn nQ Q =+11 , 1 = = S R Q Q =D Q n =+1n nQ R S Q + =+10 = S R0 , 1 = = S R 01=+ nQ1 , 0 = = S R 11=+ nQ0 , 0 = = S Rn nQ Q =+11 , 1 = = S RQQSETCLRSRSCPQQSETCLR

21、D DCPQQQSETCLRSRSCPRQQ 5.主从 JK 触发器 特性方程为：(CP 作用后) 逻辑功能 若 ，CP 作用后，若 ，CP 作用后，若 ，CP 作用后， (保持) 若 ，CP 作用后， (翻转) 7.边沿触发器 边沿触发器指触发器状态发生翻转在 CP 产生跳变时刻发生， 边沿触发器分为：上升沿触发和下降沿触发 1）边沿触发器 上升沿触发器 其特性方程 (CP 上升沿到来时有效) 下降沿触发器 其特性方程 (CP 下降沿到来时有效) 2）边沿 JK 触发器 上升沿 JK 触发器 其特性方程 (CP 上升沿到来时有效) 下降沿 JK 触发器 其特性方程 (CP 下降沿到来时有效)

22、 3）触发器 上升沿触发器 n n nQ K Q J Q + =+10 , 1 = = K J 11=+ nQ1 , 0 = = K J 01=+ nQ0 , 1 = = K Jn nQ Q =+11 , 1 = = K Jn nQ Q =+1D Q n =+1D Q n =+1n n nQ K Q J Q + =+1n n nQ K Q J Q + =+1JQQKSETCLRCPJKQQQQSETCLRD DCPQQQQSETCLRD DCPQQJQQKSETCLRJKQQJQQKSETCLRCPJKQQ1TTCPQQ 其特性方程 (CP 上升沿到来时有效) 下降沿触发器 其特性方程: (C

23、P 下降沿到来时有效) 例：设图所示电路中，已知端的波形如图所示，试画出及端波形，设触发器初始状态为 0. 由于所用触发器为下降沿触发的触发器， 其特性方程为 (CP 下降沿到来时) =CP 时刻之前， 0，0CP=B=0 0=0 时刻到来时，1 CP=B=1 0=1 不变 时刻到来时0， ，故 B=CP=0，当 CP 由 1 变为0 时， 1 当 1，而 A=0 CP=1 时刻到来时，A=1， CP=A =0 当 CP0 时， 0 当 时，由于 A=1，故 CP=A =1图图 n nQ T Q =+1n nQ T Q =+1D Q n =+1 nQnQ A1t 1 =nQnQ1t 0 =nQ

24、 0 =nQ2t 0 =nQ=+1 nQnQ 0=+1 nQ 3t 1 =nQ nQ=+1 nQnQ01=+ nQ nQ1TTQQCPQQSETCLRD=1000ABQQAB CPQt 1 t 2 t 3 t 4t 4 若电路如图 C 所示，设触发器初始状态为 0，C 的波形如图 D所示,试画出及端的波形 当特性方程 （CP 下降沿有效）时刻之前，A=0, Q=0, CP=B=时刻到来时1，故 CP=B=当 CP 由 1 变为 0 时， 1 当 1 时，由于 A=1,故 CP ， 不变 时刻到来时， 0， 1，故 CP=B=此时，CP 由 1 变为 0 时， 0 当 0 时，由于0 故 CP=

25、0 0=1 时刻到来时，由于 A=1，而 0，故 CP当 CP 由 1 变为 0 时， 1 当1 时，由于1，故 图 C 图 D 例：试写出如图示电路的特性方程，并画出如图示给定信号CP、作用下端的波形，设触发器的初始状态为 0.D Q n =+1 nQ1t 1 = nQ A1t 0 =nQ 0 0 1 = = nQ A=+1 nQnQnQ 1 1nQ2t QnQ 0 1= A=+1 nQnQnQ 3tnQ 0 = nQ A=+1 nQnQ1 1 1 = QQSETCLRD=000BAQQt 1 t 2 t 3 t 4AQB CPJQQKSETCLRCPJKQQ&000>=100

26、0ABCP解：由题意该触发器为下降沿触发器 JK 触发器其特性方程 （CP 下降沿到来时有效）其中由 JK 触发器功能：J=1,K=0CP 作用后 1 J=0,K=0CP 作用后 0J=0,K=0CP 作用后J=1,K=1CP 作用后 第 6 章时序逻辑电路分类 一、时序逻辑电路分类 时序逻辑电路分为同步时序逻辑电路和异步时序逻辑电路，时序逻辑电路通常由组合逻辑电路和存贮电路两部分组成。二、同步时序电路分析 分析步骤：确定电路的组成部分 确定存贮电路的即刻输入和时序电路的即刻输出逻辑式 确定电路的次态方程 列出电路的特性表和驱动表 由特性表和驱动表画出状态转换图 电路特性描述。例：分析如下图示

27、同步时序电路的逻辑功能 n n nQ K Q J Q + =+1B A J = B A K + =+1 nQ=+1 nQ=+1 nQnQ=+1 nQnQt 1 t 2 t 3 t 4 t 5AcpBJKQ解：确定电路的组成部分 该电路由 2 个上升沿触发的 T 触发器和两个与门电路组成的时序电路 确定存贮电路的即刻输入和时序电路的即刻输出 存贮电路的即刻输入：对于 ：对于 ：时序电路的即刻输出：确定电路的状态方程 对于 ：对于 ：列出状态表和真值表 由于电路有 2 个触发器，故可能出现状态分别为 00、01、10、11 设 0FF A T o =1FFnoAQ T0=n n QAQ I0 1=

28、0FFn nQ A Q010 =+1FFn n nQ AQ Q1 011) ( =+000 0 0= =n n QQ S010 0 1= =n n QQ S100 1 2= =n n QQ S110 1 3= =n n QQ S1T&000&000 0CPA1TQ 0Q 0Q 1Q 1FF 0 FF 1Z000 01 111Q 1nQ 0n0 0 0A=0 A=1Q 1n+1Q 0n+1z0 010 01 0 100 100 110 111 00Q 1nQ 0n0A=0 A=1Q 1n+1Q 0n+1z000S 0S 1S 2S 3S 0S 1S 2S 30001S 1S 2S

29、 3S 0 电路状态图为电路的特性描述 由状态图，该电路是一个可控模 4 加法计数器，当 A=1 时，在 CP 上升沿到来后电路状态值加 1，一旦计数到 11 状态，Y=1，电路状态在下一个 CP 上升沿加到 00，输出信号 Y 下降沿可用于触发器进位操作，当 A=0 时停止计数。例：试分析下图示电路的逻辑功能解：确定电路的组成部分 该电路由 3 个上升沿触发的 D 触发器组成 确定电路的太方程 对于 ：（CP 上升沿到来有效）对于 ：（CP 上升沿到来有效）0FFn nQ D Q2 010= =+1FFn nQ D Q0 111= =+S 0 S 1S 2 S 3Z A0 00 10 00

30、10 1Q 1 Q 01 10 00 0QQSETCLRDQQSETCLRDQQSETCLRDCPRdFF 0 FF 1 FF 2 对于 ：（CP 上升沿到来有效）列出状态转换真值表 由状态表转换真值表画出如下图示状态图 、 、 、 、 、 这 6 个状态，形成了主循环电路， 、为无效循环 逻辑功能分析 由状态图可以看出，此电路正常工作时，每经过 6 个时钟脉冲作用后，电路的状态循环一次，因此该电路为六进制计数器，电路中有 2 个无效状态，构成无效循环，它们不能自动回到主循环，故电路没有自启动实力。2FFn nQ D Q1 212= =+0S1S3S7S6S4S2S5S1 0 0000111

31、10 1 1 11 1 111 11 1 10 101Q 1nQ 2nQ 1n+1Q 2n+10001000 000 00 00 00Q 0nQ 0n+11 11 1 0Q 1nQ 2nQ 1n+1Q 2n+1Q 0nQ 0n+1S 0S 0S 1S 1S 2S 2S 3S 3S 4S 4S 5S 5S 6S 6S 7S 7S 0 S 1 S 3 S 2S 4 S 6S 7 S5有效循环无效循环 三、同步时序电路设计 同步时序设计一般按如下步骤进行：1）依据设计要求画出状态逻辑图； 2）状态化简； 3）状态安排； 4）选定触发器的类型，求输出方程、状态方程和驱动方程； 5）依据方程式画出逻辑图

32、； 6）检查电路能否自启动，如不能自启动，则应实行措施加以解决。例：用 JK 触发器设计一同步时序电路，其状态如下表所示，分析如图示同步时序电路。解：由题意，状态图已知，状态表已知。故进行状态安排及求状态方程，输出方程。由于有效循环数 N=4，设触发器个数为 K,则 ≥4 得到 K=2. 故选用 2 个 JK 触发器，将状态表列为真值表，求状态方程及输出方程。k210/0 101Q 1nQ 2nQ 1n+1Q 2n+11100 0 01/0YA=0A=111/000/111/000/001/010/1 Y 的卡偌图：的卡偌图：的卡偌图：=（A将（A 分别写成 JK 触发器的标准形式：J对

33、于 F :得到 =1, =1 对于方程 （A得到 =A=A画出逻辑图，选用上升沿触发的 JK 触发器10+ nQ11+ nQnn n n n n n n nQ Q A Q Q A Q AQ Q Q A Q0 1 0 1 0 1 0 111+ + + =+n n n n n nQ Q A AQ Q Q A Q A1 0 0 1 0 0) ( ) ( + + +)0nQ n n nQ Q A Q1 0 1) ( +n nQ Q011=+=+11nQ )0nQ n n nQ Q A Q1 0 1) ( +=+11nQn nQ K Q +0Fn n nQ Q Q0 0101 1 + =+0J0K=+1

34、1nQ )0nQ n n nQ Q A Q1 0 1) ( +1JnQ 0 1KnQ 0 0 00000001 11 0 1 11 1 101 10 1 11 101Q 1nQ 1n+1Q 2n+10110000 000 00 01 01Q 0n0 11 0 1AY0 0 00 01A0100 01 10 11Q 1n Q0nY= Q 1n1Q 0n1 0 11 0 1A0100 01 10 11Q 1n Q0nQ 0n+1Q 0n 000 1 11 0 0A0100 01 10 11Q 1n Q0n01CPFF 0 FF 11J1KQ 0C 11J1KQ 1C 11&YA 第八章脉冲

35、波形的变换与产生 555 定时器及其应用 1.电路结构及工作原理 555 定时器内部由分压器、 电压比较器、RS 锁存器（触发器）和 集电极开路的三极管 T 等三部分组成， 其内部结构及示意图如图 22a)、22b) 所示。在图 22b）中，555 定时器是 8 引脚芯卡，放电三极管为外接电 路供应放电通路，在运用定时 器时，该三极管集电极 （第 7 脚）一般要接上拉电阻， 3V cc1&000&000&000 05K5K5KV OTC 1C 2G 1G 2G 3 G 4V cc(电源) Rd 复位输出8 4地17放电端2触发输入VI2阀值输入VI16限制电压VCO5R

36、SV R1V R2QQ图22a) 555定时器的电路结构+-1234 5678GND触发输出复位 限制电压阀值放电V cc555图22b) 引脚图 为反相比较器， 为同相 比较器，比较器的基准电压由 电源电压 及内部电阻分压 比确定，在限制 （第 5 脚）悬空时， 、 ; 假如第 5 脚外接限制电压， 则 、 ， 端（第 4 脚）是复位端，只要 端加上低电平，输出端（第 3 脚）马上被置成低电平，不受其它输入状态的影响，因此正常工作时必需使 端接高电平。由图 22a)， 和 组成的 RS 触发器具有复位限制功能，可限制三极管 T 的导通和截止。由图 22a)可知， 当 > （即 >

37、 ）时，比较器 输出当 > （即 ）时，比较器 输出RS 触发器 Q0 输出为高电平，三极管 T 导通，输出为低电平（ ）当 < （即 < ）, 时，比较器 输出高电平， ，输出为低电平基本 RS 触发器 Q1， 输出为低电平，三极管 T 截止，同时 输出为高电平。1C2CCCVCOVCC RV V321=CC RV V312=1RVCOV212=RVCOVdRdRdR1G2G1 iV1RV1 iVCCV321C 0 =RV2 iV2RV 2 iVCCV312C 1 =SV3G 0 =oV1 iV1RV1 iVCCV322 iVCCV311C 1 =RV2C 0 =SV3G4

38、GRd V I1 V I2 V O T的状态11110 导通导通截止截止不变 不变110023 V cc13 V cc23 V cc23 V cc23 V cc13 V cc13 V cc13 V cc表 555定时器功能表 当 > （即 > ）时，比较器 输出当 < （即 ）时，比较器 输出、 输出 Q1，同进 T 截止， 输出为高电平 这样，就得到了表所示 555 功能表。2.应用 1）用 555 构成单稳态触发器 其连接图如图 23 所示。若将其第 2 脚（ ）作为触发器信号的输入端，第 8 脚外接电阻 R 是第 7 脚;第 7 脚与第 1 脚之间再接一个电容 C，则构

39、成了单稳态触发器。其工作原理如下：电源接通瞬间，电路有一个稳定的过程，即电源通过 R 向 C充电，当 上升到 时， 为低电平，放电三极管和 T 导通，电容 C 放电，电路进入稳定状态。1 iV1RV1 iVCCV321C 0 =RV2 iV2RV2 iVCCV312C 0 =SV1G2G 1 = Q4G2 iVCVCCV32OV5551 52678 43R0.01uF CV O+5V触发输入V I2放电端V C图23 用555定时器接成的单稳态触发器tttV OV CV It w23 V cc图24 工作波形若触发输入端施加触发信号（ ），触发器翻转，电路进入暂稳态， 输出为高电平，且放电三极

40、管 T 截止，此后电容 C 充电至 时，电路又发生翻转， 为低电平，放电三极管导通，电容 C 放电，电路复原至稳定状态。其工作波形如图 24 所示。2）用 555 构成施密特触发器 将 555 定时器的 和 两个输入端连在 一起作为信号输入端，即可得到施密特触发器， 如图 25 所示，施密特触发器能便利地将三角波、 正弦波变成方波。由于 555 内部比较器 和 的参考 电压不同，因而基本 RS 触发器的置 0 信号 和置 1 信号必定发生在输入信号的不同电平， 因此，输出电压 由高电平变为低电平和由 低电平变为高电平所对应的 值也不同，这样， CC iV V31OV=CVCCV32OVRC R

41、C t w 1 . 1 3 ln = =1 iV2 iV1C2CoViVV I55515268 43 R 2 100KR 310KR 1 100K0.01uFV CO图25V O+5V+ -30uF 就形成了施密特触发器。为提高比较器参考电压 和 的稳定性， 通常在 端接有 0.01 左右的滤波电容。依据 555 定时器的结构和功能可知：当输入电压 时， ，当 由 0 渐渐上升到 时， 由1 变为 0； 当输入电压 从高于 起先下降直到 ， 由 0 变为 1； 由此得到 555 构成的施密特触发器的正向阀值电压 负向阀值电压 ，回差电压 假如参考电压由外接的电压 供应，则这时 ， ，通过变更

42、值可以调整回差电压的大小3）用 555 构成多谐振荡器 由 555 构成的多谐振荡器及其工作波形如图 27 所示 接通电源后，电容 C 被充电， 上升，当 上升到 时，触发器被复位，同时放电三极管 T 导通，此时 为低电平，电容 C 通过 和 T 放电，使 下降； 1RV2RVCOV F m0 =iV 1 =OViVCCV32OViVCCV32CCV31OV+ TVCCV32- TVCCV31- +- = DT T TV V VCCV31COV+ TVCOV- TVCOV21TV DCOV21COVCVCVCCV32OV2RCVV OV I13 V cc23 V cc图26 当 下降到 时，触

43、发器又被置位， 翻转为高电平，电容器 C 放电所需的时间为当 C 放电结束时，T 截止， 通过 、 向电容器 C 充电，由 上 升 到 所 需 的 时 间 为 当 上升到 时，触发器又发生翻转，如此周而复始，在输 出 端 就 得 到 一 个 周 期 性 的 方 波 ， 其 频 率 为 在图 16 所示电路中， ，而且占空比固定不变，若将图16 改成 17 所示电路，电路利用 、 单向导电性将电容器C 放电回路分开，再加上电位器调整，使构成了占空比可调的多谐振荡器。图中， 通过 、 向电容 C 充电，充电时间为 0.7C 电容 C 通过 、 及 555 中的放电三极管 T 放电，放电时间为 0.

44、7 C 因而振荡频率为可见，这种振荡器输出波形占空比为 CVCCV31OVRC C R t pL 7 . 0 2 ln2= =CCV1R2RCVCCV31CCV32C R R C R R t pH ) ( 7 . 0 2 ln ) (2 1 2 1+ = + =CVCCV32C R R t tfpH pL) (43 . 1 12 1 +=+=pH pLt t 1D2DCCVAR1DpHtAR2DBRpLtBRC R R t tfB A pH pL) (43 . 1 1+=+=% 100 (%) +=B AAR RRq5551 52678 43R 1R 2 0.01uFC+5VV OV CttV CV O23 V cc13 V cct PL t PH图27本文来源：网络收集与整理，如有侵权，请联系作者删除，谢谢！第31页 共31页第 31 页 共 31 页第 31 页 共 31 页第 31 页 共 31 页第 31 页 共 31 页第 31 页 共 31 页第 31 页 共 31 页第 31 页 共 31 页第 31 页 共 31 页第 31 页 共 31 页第 31 页 共 31 页