《2022年全国大学生电子设计大赛F题-数字频率设计报告.docx》由会员分享，可在线阅读，更多相关《2022年全国大学生电子设计大赛F题-数字频率设计报告.docx（20页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、2022年全国大学生电子设计大赛F题-数字频率设计报告2022 年全国高校生电子设计竞赛 数字频率计（F 题）【本科组】 2022 年 8 月 15 日 摘要 频率计是数字电路中的一个典型应用，是计算机、通讯设备、音频视频等科研生产领域不行缺少的测量仪器，频率测量在科技探讨和实际应用中的作用日益重要。该系统由信号输入电路、数据处理电路和显示电路构成，可实现数字频率计的测频率、周期、占空比、脉宽等各项功能。以 FPGA 为核心处理数据最更大程度地提高了精度。经过综合测评，发觉该系统具有高辨别率、输入频率量程宽、测量精度高和输出稳定等特点。关键词：FPGA 频率计 高精度 等精度高带宽Abstra
2、ct Frequency meter is a typical application of digital circuit, computer, communications equipment, audio, video, and other areas of the scientific research production indispensable measuring instrument, the role of frequency measurement in science and technology research and practical application i
3、s increasinglysystem consists of signal input circuit, data processing circuit and display circuit, which can realize the digital frequency meter measuring frequency, cycle, pulse rate, pulse width and so on variousFPGA as the core processing improves the accuracy of data is thethe comprehensive eva
4、luation, found that the system has high resolution, wide input frequency range, high measurement accuracy and stable output.Keywords: FPGA 、 Frequency meter 、 High pre cision 、 equal precision 、 High bandwidth 目 录 第一章 设计任务与要求设计任务设计并制作一台闸门时间为 1s 的数字频率计。设计要求基本要求(1) 频率和周期测量功能a被测信号为正弦波，频率范围为1Hz10MHz；b被测
5、信号有效值电压范围为50mV1V；c测量相对误差的肯定值不大于10 -4 。(2) 时间间隔测量功能a被测信号为方波，频率范围为100Hz1MHz；b被测信号峰峰值电压范围为50mV1V；c被测时间间隔的范围为μs100ms；d测量相对误差的肯定值不大于10 -2 。(3) 测量数据刷新时间不大于 2s，测量结果稳定，并能自动显示单位。 发挥部分 (1) 频率和周期测量的正弦信号频率范围为1Hz100MHz，其他要求同基本要求（1）和（3）。(2) 频率和周期测量时被测正弦信号的最小有效值电压为10mV，其他要求同基本要求（1）和（3）。(3) 增加脉冲信号占空比的测量功能，要求：a被测
6、信号为矩形波，频率范围为1Hz5MHz；b被测信号峰峰值电压范围为50mV1V；c被测脉冲信号占空比的范围为10%90%；d显示的辨别率为%，测量相对误差的肯定值不大于10 -2 。(4) 其他（例如，进一步降低被测信号电压的幅度等）。其次章 方案探讨与选择 方案设计 方案一 本方案以单片机为核心，实现波形数据的分析与显示。先将被测信号进行整形放大，把被测的正弦波整形为矩形波。然后经过分频电路之后，再利用单片机的计数器和定时器的功能对被测信号进行计数。编写相应的程序可以使单片机自动调整测量的量程，并把测出的频率数据送到显示电路显示。该方案虽然程序编写较为简洁但是整体上模块渐多。流程框图如下。?
7、方案二 采纳基于 FPGA 的 SOPC（可编辑片上系统）技术，实现波形数据的分析与显示。在前置放大整形模块对信号进行放大整形之后输入到 FPGA 主控板之中，由 FPGA主控板实现数据处理和数据输出的功能。稳压电源模块为两个放大整形模块和FPGA 主控板供电。基于 SOPC 的特点，这种方法除了放大整形模块外，可以把其余部全部集合在一片 FPGA 主控板上，使整体的体积大大削减的同时还提高了稳定性，测频精度高，测频范围大，调试便利。流程框图如下。放大整形模块LED 显示电路 分 频 电路 输入 放大整形模块 输入电源模块为其他模块供电 单片机 方案选择 经过综合考虑，方案二相对于方案一来说，
8、程序编写敏捷度高，整体结构简洁，相对简单达到设计要求，且精度高，调试便利，所以我们选择了方案二。第三章 理论分析与计算总体分析 数字频率计由以下几个模块构成：（1）输入模块：对输入信号的波形进行整形放大，以适合于计数器的工作。（2）计数器：累计输入脉冲的个数，并将结果用十进制数字显示。（3）时间基准：对晶体振荡器产生的标准频率经过分频和倍频，产生闸门时间和标准信号。（4）锁存器：锁存信号以便做后续操作。（5）处理与分析模块：对整形之后的数据进行限制和分析。（6）显示模块：输出显示被测信号的数据。前置放大和整形模块FPGA 主控模块稳 压 电源模块前置放大和整形模块 输入 输入各项被测参数等精度
9、测量的原理：等精度测量的一个最大的特点是测量的实际门控时间不是一个固定值，而是一个与被测信号有关的值，且是被测信号的整数倍，即与被测信号同步。因此，避开了对被测信号计数所产生±1 个字误差，并且达到了在整个测试频段的等精度测量。在计数允许的时间内，同时对标准信号和被测信号进行技术，再通过数学公式推导出被测信号的频率。等精度测量的实现 我们以被测信号的上升沿作为开启闸门和关闭闸门的驱动信号，只有在被测信号的上升沿才将预置闸门的状态锁存，因此在实际闸门 Tx 内被测信号的个数就能保证整数个周期，这样就避开被测信号的±1 的误差，但会产生高频的标准频率信号的±
10、;1 周期误差，由于标准频率 f0 的频率远高于被测信号，因此它产生的±1周期误差对测量精度的影响有限，可以大大提高测量精度。预置闸门信号是由FPGA 的定时模块产生,这里选择预置闸门信号的时间长度为 1s。测量时，由 FPGA的定时模块产生预置闸门信号，启动 FPGA 内的 2 个计数器，分别对被测信号和基准信号计数。首先给出闸门开启信号(预置闸门上升沿)?,此时计数器并不会立刻起先计数,?而是等到被测信号的上升沿到来时,?计数器才真正起先计数。然后预置闸门关闭信号(下降沿)?到来时,计数器并不马上停止计数,而是等到被测信号的上升沿到来时才结束计数,完成 1?次测量过程。?（1
11、）频率的计算：若在一次实际闸门时间 Tx 中,标准信号与被测信号的脉冲个数分别记为 N0 和Nx,则 0 / ) 0 / ( f N Nx fx=其中 f0 为标准信号的频率。（2）周期的计算：用 1/T 代替上式中的 f 即可得到周期计算公式（T0 是标准频率的周期）：0 ) / 0 ( T Nx N Tx=（3）占空比的计算： 因为占空比即被测信号正脉冲的持续时间 T1 与脉冲总周期 TX 的比值，所以可以设一个周期内的正脉冲的时间为 T1，则我们所求的占空比计算公式为：Tx T / 1。（4）时间间隔测量：当第一个脉冲上升沿到来时起先计数，其次个上升沿到来时计数停止，时间差为 t，间隔时
12、间为 t/T0 等精度数字频率计误差分析若被测频率为 fx，设其真实值为 ft，在一次测量中，计数的起停是由被测频率的上升沿确定的，因此在T时间内对被测信号的脉冲个数Nx的计数是无误差的，而在此时间内对标准信号脉冲个数 N0 的计数与 Nx 的值最多相差一个脉冲，即ΔN<=1，则可得到：) 0 /( 0 / N N f Nx ft D + = 。又因为 ft fx ft ft ft / ) ( / - = D ，所以可得：0 / / N N ft ft D = D 。又因为 ΔN<=1，所以 0 / 1 / N ft ft = D ，而 0 * 0 f T
13、N = 。因此可得出结论就是标准频率越大，误差越小。宽带通道放大器分析 题目要求所需的宽带为 1Hz100MHz，因此我们选用增益带宽积较大的三极管对输入信号的电压进行放大，同时为了削减对上一级电路的影响，尽量增大输入阻抗。提高 仪器 灵敏度的 措施（1）输入电路的输出采纳高速 PNP 开关管-2N5771，其可以输出最小周期为 15ns的脉冲。（2）采纳了 ALTERA 公司 CYCLONE 系列的 FPGA，并行执行程序，且具有90ns 的读写速度，保证了数据的刚好处理与反馈。（3）FPGA 的程序采纳速度优化，最大程度削减了运算时间。第四章 硬件电路与程序设计硬件电路 系统硬件结构图如下
14、： 前置 信号输入 电路 凹凸频切换该电路的功能通过继电器来实现，100KHZ作为临界值，当输入频率小于100KHZ时，继电器不工作，否则工作，可以提高高频率的精度值，如图1。 带通限制与爱护电路 该电路可将频率带通限制在 1HZ-100MHZ 之间。同时增加了幅度爱护电路，当三极管基级电压大时，三极管导通接地，爱护电路，如图 2 。 放大整形电路显示模块 稳压电源模块 图 1.凹凸频切换 图 2.带通限制与爱护电路放大整形电路 FPGA 主控电路 输入 输入放大电路将电压信号放大，通过滑动变阻器还可以选择最佳线性放大工作点，获得最大的频率宽度，如图 3。 波形转换电路通过 MC10H116F
15、NG 将上级输入的压差逐步放大到约来限制输出电路的三极管导通与截止，如图 4。输出电路 通过的压降差限制两个三极管的通断输出凹凸电平，将 ECL 电平转换为 TTL 电平，供 FPGA 处理数据时识别。 主控 FPGA 主控 FPGA主芯片采纳 ALTERA 公司 CYCLONE系列的 EP4CE6F17C8N。采纳并行 FLASH 芯片 AM29LV320B 容量 4MBYTE90NS读写速度；采纳 128MBIT 高速SDRAM,K4S281632K 大储存容量；采纳大容量配置芯片 EPCS16；系统时钟为 50M。 显示模块 用 TTL 液晶显示，可以清楚显示所测数据。电源模块 选用一般
16、的稳压电路方案，采纳 LM7805 将输入电压转化为相对稳定的 5V 的电压。经过测试发觉纹波较小，符合我们设计的要求。图 3.放大电路 图 4.波形转换电路 程序设计FPGA 处理数据程序框图第五章 测试方案与结果 测试方案与测试结果 测试方案 测试仪器：信号发生器：安捷伦33522、AFG3101 示波器:安捷伦 DSO-X-2022A 万用表：安捷伦 34401A 测试结果频率测试数据：正弦波输入频率 通道 A 测试结果 通道 B 测试结果 输入频率 通道 A 测试结果 通道 B 测试结果 1H Z5H Z100H Z555H Z1K HZ10 KHZ 100K HZ时 基 信 号发生器
17、 门控电路 计数器 闸门687KH Z 5 MHZ10 MHZ15 MHZ25 MHZ 55 MHZ65 MHZ88 MHZ95 MHZ100 MHZ110 MHZ周期测试数据：正弦波输入频率 通道 A 测试结果 通道 B 测试结果 输入频率 通道 A 测试结果 通道 B 测试结果 1H Z5H Z100H Z555H Z1K HZ10 KHZ10 KHZ10 KHZ 100K HZ687KH Z 5 MHZ10 MHZ15 MHZ25 MHZ40 MHZ55 MHZ65 MHZ88 MHZ95 MHZ100 MHZ110 MHZ 有效值测试数据： 输入电压 通道A测试结果 通道B测试结果 输
18、入电压 通道A 测试结果 通道 B 测试结果 45 M V 50 M V 80 MV100 MV200 MV330 MV525 MV760 MV800 MV900 MV1 V 峰-峰值测试数据： 输入电压 通道A测试结果 通道B测试结果 输入电压 通道A 测试结果 通道 B 测试结果 45 M V 45 M V 45 M V 50 M V 50 M V 50 M V 80 MV80 MV80 MV100 MV100 MV100 MV200 MV200 MV200 MV330 MV330 MV330 MV525 MV525 MV525 MV760 MV760 MV760 MV800 MV800
19、MV800 MV900 MV900 MV900 MV1 V1 V1 V时间间隔测试： 矩形波占空比测试结果：输入频率 通道A测试结果 通道B测试结果 输入频率 通道A 测试结果 通道 B 测试结果 1H Z5H Z100H Z555H Z1K HZ10 KHZ 100K HZ687KH Z 5 MHZ10 MHZ占空比范围测试结果：占空比 通道 A 测试结果 通道 B 测试结果 输入频率 通道 A 测试结果 通道 B 测试结果 10% % % 1H Z15% % % 100H Z36% % % 1K HZ50% % % 80KH Z70% % % 687KH Z86% % % 5 MHZ测试结
20、果分析 经过综合测试，设计的频率计体积小，功耗低，稍加修改就可以变更数字频率计测量范围，拥有较高的整体性能和牢靠性。可以实现各基本功能，有高辨别率、输入频率量程宽、测量精度高和输出稳定等特点。参考文献 1、康华光.电子技术基础(模拟部分)M.武汉：高等教化出版社. 2、韩冰.FPGA 设计技巧与案例开发详解M.北京：电子工业出版社. 3、清源科技.Protel99se 电路原理图与 PCB 设计及仿真M.北京：机械工业出版社. 4、阎石.数字电子技术基础（第五版）M.北京：高等教化出版社. 5、李云鹏,王思明.基于 FPGA 的等精度频率计设计J.电子元件应用. 6、杨守良.基于 FPGA 的
21、数字频率计的设计和实现J.现代电子技术. 7、周小仨.基于 EDA 技术的频率计系统探讨与设计J.中外企业文化. 8、陈云路，吴钦木.数字频率计设计J.现代机械. 附 附录 1 、核心器件 C1907、SST5485、BF970、MC10H116FNG、2N57712、 、 输入电路图3 、FPGA 顶层设计图4、 、 实物图展示本文来源：网络收集与整理，如有侵权，请联系作者删除，谢谢！第20页 共20页第 20 页 共 20 页第 20 页 共 20 页第 20 页 共 20 页第 20 页 共 20 页第 20 页 共 20 页第 20 页 共 20 页第 20 页 共 20 页第 20 页 共 20 页第 20 页 共 20 页第 20 页 共 20 页