《基于部分簇能量互补逻辑的mrf电路设计-李妍.pdf》由会员分享，可在线阅读，更多相关《基于部分簇能量互补逻辑的mrf电路设计-李妍.pdf（6页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、 第 46 卷 第 5 期 电 子 科 技 大 学 学 报 Vol.46 No.5 2017年 9月 Journal of University of Electronic Science and Technology of China Sep. 2017 基于部分簇能量互补逻辑的 MRF电路设计 李 妍，胡剑浩，卢 浩 (电子科技大学通信抗干扰国家级重点实验室 成都 611731) 【 摘要 】功耗是电路设计的关键性问题之一，低功耗下的稳定性问题逐渐成为电路设计的热点和挑战，基于马尔科夫随机场(MRF)的低功耗设计从能量的角度出发有效地解决了电路的容错问题，但是其单逻辑的单元结构面积和复杂度
2、制约了该技术在大规模集成电路的应用。该文提出了一种基于部分簇能量的MRF电路设计方法(PMRF)，并结合互补逻辑的特点来实现多逻辑结构，面积共享的同时一方面补偿由于部分簇能量带来的性能损失，一方面化简马氏随机场电路设计在较大规模电路设计中的面积和复杂度瓶颈问题。对比传统MRF电路设计，该文用PMRF方法设计了超前进位加法器结构，在低功耗仿真中具有20%的性能提升，并在65 nm TSMC版图实现后取得29%的面积节约和86%的功耗节约。 关 键 词 互补逻辑; 超前进位加法器; 低功耗; 马尔可夫随机场; 容错 中图分类号 TN43 文献标志码 A doi:10.3969/j.issn.100
3、1-0548.2017.05.002 MRF Circuits Design with Complementary Partial Clique Energy Method LI Yan, HU Jian-hao, and LU Hao (National Key Lab of Science and Technology on Communications, University of Electronic Science and Technology of China Chengdu 611731) Abstract Power consumption is a key issue in
4、digital circuit design. The reliability of circuits becomes one of main challenges for low supply voltage design. Markov random field (MRF) circuits, which are the probabilistic-based approaches with energy based point of view, can achieve high noise immunity in ultra-low supply. However the traditi
5、onal MRF elements have complex structures which become a stringent limitation factor for the application of MRF-based circuits in VLSI design. In this paper, we present a partial MRF (PMRF) clique energy design method for multi-logic elements, which can be referred to complementary PMRF pair. The pr
6、oposed structure compensates the performance loss and achieves the area and complexity reduction. A full carry-look-ahead adder is implemented by using our proposed PMRF-pairs on the 65 nm TSMC CMOS technology. The measurement results show that the PMRF-pairs design can achieve higher fault-toleranc
7、e while occupying 29% area-saving, 86% energy-saving and 20% performance improvement compared with the complete MRF design. Key words complementary logic; look-ahead adder; low-power; MRF; noise immunity 收稿日期： 2016 - 09 - 21；修回日期： 2017 - 03 - 22 基金项目：国家自然科学基金 (61371104) 作者简介：李妍 (1990 - )，女，博士，主要从事超低
8、功耗高可靠集成电路设计方面的研究 . 随着数字集成电路的特征尺寸进入纳米量级，集成电路的稳定性逐渐成为研究重点，尤其是低功耗下的电路容错特性。一方面深亚微米下会出现更多由工艺或信号带来的随机噪声，具有动态特性会出现在电路的各个位置，且不容易被传统的检测技术识别1-2；另一方面，传统低功耗技术常依托于降低电路供电电压来实现。但电路容错阈值也随供电电压的降低而变小，因此数字电路本身对噪声的容错能力会被大大削减。在噪声增加、电路容错能力下降的双重背景下， 低功耗的容错问题成为研究热点。 传统的容错技术解决方法： 1) 针对传输中的错误，如电容电感串扰 (crosstalk)3电压降 (IR drop
9、)4、接地反弹 (ground bounce)5等，其解决思路是在假设逻辑操作正确的基础上。但此假设在深亚微米的电路中并不实际，因为低特征尺寸下，电路会出现源于工艺或信号的本征噪声，受此影响基本逻辑操作会出现一定比例或较大比例的错误。 2) 纠错技术6-7，其瓶颈是噪声分布的未知性，因此未能有效地对随机噪声进行编码纠错。 在动态噪声的干扰下，基于统计学的解决思路是研究的热点，近年来研究者将 MRF的特性应用到电路结构设计8-10， 从能量的观点来处理动态随机噪声，得到低功耗下电路高稳定的特性。以马氏场论为基础的电路设计不再力求每个电路节点的每个信万方数据 第 5期 李妍，等 : 基于部分簇能量
10、互补逻辑的 MRF电路设计 649 号在每一时刻都正确，而是从统计学的角度达到电路运算正确的联合概率最大化。从能量角度实现正确运算的能量低于错误能量，使得电路稳定在正确状态中，其电路可在超低供电压下达到很高的噪声容错性能。相较于传统的 CMOS电路，其主要的不足是 MRF基本逻辑门电路结构复杂，面积大约是传统对应逻辑门电路的 20倍，从而制约了该技术在大规模集成电路中的应用。后续研究者以优化面积为目标陆续提出了面积优化的 MRF(area-efficient MRF)电路11， master-slave(MS)电路7， MS电路可以实现相比原 MRF结构 50%的面积优化，但其结构存在性能损失
11、12。本文提出了环逻辑的共享技术13，但是因为没有遵循电路设计能量原则，也出现了电路性能损失。 本文提出一种 PMRF的电路设计方法。首先将MRF的簇能量 U 分割成 01,UU两个子集，其中，0U 为输出逻辑值为 0的能量公式，1U 为输出逻辑值为 1的能量公式。在实际的电路运算中，存在很多不对称的电路逻辑如 NAND、 NOR、 AND和 OR门等。当输入满足贝努力 1, 0等概率分布时， 输出比特 0和 1的概率不相等，因此输出逻辑不对称导致簇能量01,UU也具有不对称性。基于不对称簇能量的表达，本文提出部分簇能量的电路设计方法，只取高概率的簇能量来设计电路，实现面积优化。这种方法因为舍
12、去低概率簇能量而带来性能损失，本文进而提出互补部分能量对的设计思路实现面积优化的多逻辑结构， 利用两部分能量电路的互补特性， 如 NAND和 NOR互补能量对电路来互相补偿所舍去的部分能量。 本文在设计时向三输入和四输入互补结构拓展，实现 MUX和 MUX-AND电路结构， 并设计以 MUX和MUX-AND为基础的 8位超前进位加法器。在性能测试和硬件的对比中均显示，本文提出的结构具有20%的性能提升，并在 65 nm TSMC版图实现后取得25%的面积节约。 1 基于马尔科夫场的电路设计方法 马尔科夫电路基于马尔科夫场理论，其电路设计包括从多级布尔逻辑到 MRF网络的映射和从MRF网络到 M
13、RF基本单元的映射两个过程。 1.1 马尔科夫场理论 设12, , , nxX x x= 是一组随机变量， 定义集合iXx- 为ix 的领域iN ，在 MRF中直接相连的子集称为簇。如果变量满足以下条件，则为马尔科夫场： 正数性：1() 0,iXPx x ; 马氏性：( ) ( )ii iiPx x PxXN-= 。 1.2 CMOS电路到 MRF网络映射 从 CMOS电路到 MRF网络映射过程分为点和边的映射，其映射法则为：节点表示输入或输出的变量。边表示基于邻域内簇中的条件概率。 MRF的电路设计主要针对电路的联合概率，力求正确的概率大于错误的概率，式 (1)给出了电路联合概率和能量之间的
14、关系，借助式 (1)将最大化的联合概率问题转化成最小化的簇能量问题8： ()1() expccbcCUxPXkTZ-=(1) 式中，12, , , nxX x x= 是全部节点的集合；cx 是每个簇 c的节点子集； Z是归一化的常数； ()ccUx表示簇能量；bkT是物理学中的热力学常数。 1.3 MRF网络映射到基本单元映射 从 CMOS电路到基本单元映射的主要目的是设计高性能的基础模块。优化的关键策略是根据式 (1)将最大的联合概率问题转换为最小的簇能量问题。MRF基本单元设计需要正确状态的簇能量低于错误状态的簇能量从而保证电路处于稳定状态。簇能量的设计过程首先将所有的输入输出状态考虑进能
15、量 表中，令01, ),(nf xx x 为输入在簇中的逻辑运算，当操作正确时 1f = ，反之 0f = 。又令簇能量为01,(,)( ),ncc iUx fxx x=- 。 xy yxxyxy图 1 MRF反相器电路 其簇能量由 f决定，以 MRF反相器为例，反相器的簇能量真值表如表 1所示， 其中包括操作正确和错误状态。若正确其簇能量 (, ) ( )Uxy xy xy=- + 为 -1，小于错误的簇能量 0。根据簇能量公式设计的 MRF反向器如图 1所示，图中上面的 NAND完成簇能量公式 xy ，下面的 NAND实现公式 xy ，反馈结构不仅完成了簇能量的公式，也加强了输入和输出信号
16、。虽然 MRF有反馈结构，但依然是组合逻辑，因为其输出由当前输入决定。由 MRF的反向器可知其面积和复杂度远大于传统的反向器。同样的设计思路，文献 8-13提出了 MRF的其他逻辑结构以及优化结构，但最终的结构均存在较大的复杂度问题，制约了此电路设计技术向大规模集成电路的发展。 万方数据 电 子 科 技 大 学 学 报 第 46 卷 6502 部分簇能量 MRF电路设计方法 传统的 MRF基本单元基于完整的簇能量公式只有一种逻辑输出 (如或逻辑、与逻辑等 )8-9。受传统的全能量设计启发， 本文提出 PMRF来指导电路设计实现多逻辑结构。 进而提出互补的 PMRF对 (EPMRF- pair)
17、，如 NAND-NOR，其互补对相互补偿因为部分簇能量带来的性能损失。 2.1 簇能量分割 首先根据正确的输出值将簇能量分割成两个部 分。令1in 2, , , nxxX x= 为输入信号，outy 是输入信号在逻辑运算单元 作用下的输出，无噪影响下out in()yX= ，噪声情况下out(Noise)yy =+ ，其中 (Noise) 表示噪声影响。在此基础上定义被分割的子簇能量：in out 0(, 0)=UX y U= ，in out(, 1)=UX y = 1U 。其中0U 和1U 表示输出正确为 1和为 0的子簇能量公式。本文提出的分割方法不同于传统的 MS分割方法，如表 1所示。
18、 MS12分割方法：in out( , )UX y = 00=group ，in out 1( , )1=groupUX y = 。表 1所示的能量分割方法和原能量公式形式等价。 表 1 NAND的能量分割 输出 输入12x x 理想outy 实际 y 状态 本文簇能量分割 部分簇能量 MS分割1200 1 0 错误 0 group000 1 1 正确 -111212 12Uxxyx xy xxy=-11212 12=pUU xxyx xy xxy=-group101 1 0 错误 0 group001 1 1 正确 -1 group110 1 0 错误 0 group010 1 1 正确 -
19、1 group111 0 0 正确 -1 group011 0 1 错误 0012Uxxy=- 性能损失簇能量 group12.2 部分簇能量方法 在逻辑运算中，有许多不对称的电路逻辑门，包括 NAND、 NOR、 AND和 OR等。例如，表 2所示与非门 NAND，当输入为 0， 1等概率分布时，其输出概分布不对称，逻辑“ 1”输出和逻辑“ 0”输出比例为 3:1。簇能量公式与输出一一对应，因此簇能量公式项数也有不对称特性。因为 MRF的电路设计由簇能量公式决定，由此本文通过舍去部分簇能量来进一步化简电路结构和复杂度。基于上述想法，本文提出部分簇能量方法，当簇能量不对称时，选取高概率的输出值
20、所对应的簇能量。假设簇能量公 式项数为 c，定义01 cU cU= 为簇能量对称，反之不对称。下文以 NAND为例子，表 1中13cU = ，01cU = ，取1U 作为 NAND的部分簇能量1121212=pU U xx y xx y xx y=- - - ， 同时部分簇能量0U 被舍去， 因而也会带来对输出比特 0 的能量损失。本文方法是性能和面积的折中，下一节将会提出互补部分簇能量对的方法来进行性能补偿。 令out()iiyX= 是经过卡诺图花间的最简表达形式，若存在概率关系out in out(0)(Py X Py= in1)X ，则最简的部分簇能量为in(,)pUX y= ()iXy
21、- ，若out in out in(0)(1)P yXPyX=，则最简表达式为in(,) ()piUX y Xy=- 。因此最简的NAND和 NOR部分簇能量表示为： NAND 1 2 1 2(, ,) ( )pUxxyxy-=- (2) NOR 1 2 1 2(, ,) ( )PUxxyxxy-=- + (3) 3 基于部分簇能量互补对的电路设计 3.1 部分簇能量互补对 1f2f1g 2g3f4f3g 4g12yy12yy112()xx y 122()x xy+1x1x2x2x图 2 NAND-NOR部分簇能量对结构 在逻辑运算中存在互补不对称的逻辑，如与非门 NAND是对1U 作为部分簇
22、能量的高优先级选取，而或非门 NOR则是对0U 作为部分簇能量的高优先级选取。选取这些对 0和 1不同优先级的模块为互补逻辑单元，利用联合簇能量来补偿由于舍去低优先级簇能量带来的性能损失。以 NAND-NOR这对互补的部分簇能量对为例说明互补对的构造方法和结构设计。 NAND的部分簇能量NANDPU-如表 2所示，输入输出项为 00, 1， 01, 1， 10, 1，而 11, 0是舍去的部分能量。对于 NOR的部分簇能量NORPU-而万方数据 第 5期 李妍，等 : 基于部分簇能量互补逻辑的 MRF电路设计 651 言，输入项为 01, 0， 10, 0， 11, 0，而 00, 1是舍去的
23、部分能量。 因为NANDPU-包括 NOR簇能量舍去项 00, 1，NANDPU-包括 NAND的舍去项 11, 0。因此两部分簇能量合并就可以相互补偿对方性能损失项。通过化简输入项，利用联合簇能量表达性 能补偿12 12mUyyyy=+。 NAND-NOR互补能量对结构如图 2所示，其中1g 实现 NAND的部分簇能量NANDPU-， g3实现 NOR的部分簇能量NORPU-)， 而2g 和4g 实现mU 的互补逻辑。对于1g ，其逻辑操作为1124()f xx f= ；2g :2121()f xxf=+ ；3g : 3122()f xxf=+ ；4g :4123()f xx f= 。化简得
24、到4121()f xx y=+= ，带入112 1f xx y=，212 2f xx y=+=，312 2f xx y=+=。此推导也说明 回环结构的输出仅由当前输入决定， 属于组合电路。相对于传统的结构，文中提出的互补对，因为输出两个逻辑，其单位逻辑的连接线关系没有增加，因此不会影响后端连接线的复杂度。 3.2 基于 EPMRF-pair的电路设计 设计时先设计多路选通器 MUX结构，将二输入互补逻辑拓展到三输入逻辑。 MUX的输入输出关系为mux as bsyxxx=+。图 3为扩展 NAND-NOR互补对 到三输入以后的电路结构，其中灰色模块：1g 、3g和6g 是部分簇能量结构，2g
25、、4g 和5g 是能量互补结构。其实现的逻辑公式推导如下，1g 逻辑公式为 14()asf xx f= ；2g :21()sbf xxf=+ ；3g : 32()sbf xxf=+ ；4g :43()asf xx f= 。令1()asyxx= ，2()s byxx=+，得5 bsasbsasf x x xx xx xx=+ = + ，41f y= 。 表 2 NAND-NOR的互补对能量表的能量分割 输入 有效输出 1x2x NAND1y NOR2y 互补的 PMRF1212(, , , )mUxxyy00 1NANDPU-1 损失项 1212x xyy 01 1NANDPU-0NORPU-不
26、需要互补项 10 1NANDPU-0NORPU-不需要互补项 11 0 损失项 0NORPU-1212x xyy sxbx1f2f1g 2g3f4f3g 4g12yy12yy1()asxx y 2()sbx xy+axsxMUX()as bsxx yxx+MUXyMUXy5g5f7f6f7f6f6g图 3 部分簇能量互补的 MUX结构 在设计 EPMRF MUX 的基础上设计 EPMRF MUX-AND模块用于实现超前进位加法器模块结构，其中3f 可与与门形成互补逻辑对， MUX-AND模块如图 4所示。 在 MUX-AND和 MUX设计的基础上超前进位加法器进位模块结构如图 5所示。 本文真
27、值表化简是为了更清晰地说明设计思路，在大规模设计中可只用 NAND-NOR等互补对为基础单元。 EPMRFA B SMUXaxbxMUXxsx3fcxANDx图 4 EPMRF MUX-AND结构 4 性能仿真与版图实现 4.1 性能仿真 本文的电路测试平台为低功耗仿真工具HSPICE，使用 TSMC 65 nm CMOS库仿真，其标准电压是 1.2 V，阈值电压为 0.22 V。在供电电压为0.25 V的测试条件下， 针对不同的 MRF的 NAND模块噪声性能测试结果如图 6所示。 本文提出的互补能量对的部分能量 MRF(EPMRF-pair)的噪声容错能力比传统 CMOS， MS以及 cy
28、clic结构都有明显的提高，其中 CMOS的性能在低电压下较差无法稳定工作，cyclic NAND13稳定性较差， MRF-NAND10和MRF-MS12均存在毛刺。本文多逻辑结构不仅在性能方面有一定的提升，在面积方面，也比MRF-NAND和 MRF-MS节约了 73%和 43%，如表 3所示，体现了其在大规模的逻辑运算中的复杂度优势。万方数据 电 子 科 技 大 学 学 报 第 46 卷 652表 3中， A是反相器面积， n是 NAND个数， value是面 积节约百分比公式 (value- EMRFpair)/value。 7g7p5g5p6g6p4g4p3g3p2g2p1g1p0g8c
29、7c6c5c4c3c2c1cEPMRFA B SMUXEPMRFA B SMUXEPMRFA B SMUXEPMRFA B SMUXEPMRFA B SMUXEPMRFA B SMUXEPMRFA B SMUXEPMRFA B S CMUX ANDEPMRFA B S CMUX ANDEPMRFA B S CMUX ANDEPMRFA B SCMUX ANDEPMRFA B S CMUX AND图 5 基于 EPMRF MUX和 EPMRF MUX-AND 的超前进位加法器进位模块 200 0 电压/mv 200 0 200 0 200 0 200 0 0 200 400 600 800 1
30、000CMOS_NADNMRF_NAND10MS_NAND12Cyclic_NAND13MPMRF_pair_NAND仿真时间 /ns 图 6 不同 MRF结构 NAND的性能仿真结果 表 3 面积比较 传统 MRF方案 面积节约(value*)/%文献 方案 传统CMOS 本文EMRF-pair MRF10 优化面积 MRF11MS MRF1210 11 12NAND 2A - 30A 14A 14A -NAND-NOR 4A 16A 60A 28A 28A 73 43 43MUX 10A 25A 90A 42A 42A 72 40 408-bits CLA 219A 567A 1920A
31、896A 896A 70 37 37本文同时测试了在 0.25 V电压和不同的输入信噪比 (signal-to-noise ratio， SNR)条件下加法器电路的容错性能。其中输入为高斯分布零均值， 100、 110、120、 130、 150 mV方差的噪声，并且在电源和地之间加入 10mV的噪声仿真。将 HSPICE测试结果导入MATLAB进行数据分析并计算噪声功率。测试的基准信号是室温下的无噪声传统 CMOS结构。本文提出的加法器结构和传统结构的比较如图 7所示， 可见在不同 SNR条件下本文提出的加法器结 构的输出性能较几种传统结构有 1 dB以上的改善。 10-2输出噪声方差/v
32、10-310-410-54.0 4.5 5.5 6.5 8.0输入 SNR/dB Cyclic 加法器13 MRF 加法器10 MS 加法器12 CMOS 加法器8 本文的加法器5.0 6.0 7.0 7.5图 7 不同输入 SNR情况下加法器的性能测试结果 4.2 版图实现 本文针对加法器进行了专用集成电路版图的实现，其使用 65 nm TSMC工艺库，在前端 Design Compiler综合和后端 IC Compiler布局布线后得到版图如图 8所示，其版图的面积比较和延时比较如表 4所示，表中， Vdd_min为当输入为 SNR= 6.5 dB，输出的噪声方差 10-4 V。在与传统
33、CMOS对比中可以看出本设计的最低工作电压为 0.25 V， 其对应为功耗可以实现 93.8%的能耗节约。 万方数据 第 5期 李妍，等 : 基于部分簇能量互补逻辑的 MRF电路设计 653 图 8 超前进位加法器版图 表 4 加法器版图的测试结果对比 面积 /m2方案 Pre-layout Post-layout晶体管数 延时/ns 能耗 /mMHz+ Vdd-min CMOS_CLA 66.96 12*12 312 0.63 1.690.8 V MRF_CLA 945.4 43.4*43.4 4 594 3.02 7.530.4 V MS_CLA 622 35.2*35.2 3 332 1
34、.60 7550.35 V 本文 CLA 438 29.5*29.5 2 365 1.70 1040.25V 在与 MS超前进位加法器12的比较中， 本文提出的结构在增加 5.8%的延时条件下，具有 29%的面积优势和 86%的能耗改善。 5 结 束 语 本文提出一种部分簇能量的电路设计方法，并进一步根据两个互补部分簇能量构造互补的簇能量对来补偿电路的性能损失。其结构具超低供电电压及不同输入 SNR下的容错性能优势，并且在版图实现后具有 86%的功耗和 29%的面积节约。 本文提出的方法适合大规模集成电路的超低功耗高稳定性电路的使用。 参 考 文 献 1 REJIMON T, LING A,
35、BHANJA S. Probabilistic error modeling for nano-domain logic circuitsJ. IEEE Trans VLSI, 2009, 17(1): 55-65. 2 VAHID H, ALI P. A graph based approach for reliability analysis of nano-scale VLSI logic circuitsJ. Microelectronics Reliability, 2014, 54(3): 1299-1306. 3 QIAN Li-bo, XIA Yin-shui, SHI Ge.
36、 Study of crosstalk effect on the propagation characteristics of coupled MLGNR interconnectsJ. IEEE Trans Nanotechnology, 2016, 15(5): 810-819. 4 DING Wei-sheng, HSIEH H , HAN Cheng-yu. Test pattern modification for average IR-drop reductionJ. IEEE Trans VLSI, 2016, 24(1): 38-49. 5 SHIUE G H, YEH C
37、L. Ground bounce noise induced by crosstalk noise for two parallel ground planes with a narrow open-stub line and adjacent signal traces in multilayer package structureJ. IEEE Trans Components, 2014, 4(5): 870-881. 6 HONG Jian, KIM S. Flexible ECC management for low-cost transient error protection o
38、f last-Level cachesJ. IEEE Trans VLSI, 2016, 24(6): 2152-2164. 7 FARBEH H, KIM H. Floating-ECC: Dynamic repositioning of error correcting code bits for extending the lifetime of non-volatile cachesJ. IEEE Trans Computers, 2016, 16(99): 1-10. 8 BAHAR R I, CHEN Jie. A probabilistic-based design for na
39、noscale computationJ Nano, Quantum and Molecular Computing, 2004, 14(2): 133-156. 9 BAHAR R I, CHEN Jie. A Probabilistic-based design for nanoscale computationM. Beijing: Academic Publishers, 2005: 133-156. 10 NEPAL K, BAHAR R I, MUNDY J. Designing logic circuits for probabilistic computation in the
40、 presence of noiseC/ IEEE DAC. San Jose: ACM, 2005: 485-490. 11 BAHAR R I, CHEN Jie. A probabilistic-based design for nanoscale computationJ. IEEE Transactions on Circuits and Systems I: Regular Papers, 2010, 5(14): 21-36. 12 WEY I C, CHEN Y G. Design and implementation of cost-effective probabilist
41、ic-based noise-tolerant VLSI circuitsJ. IEEE Transactions on Circuits and Systems I: Regular Papers, 2009, 56(11): 2411-2420. 13 LI Yan, LI Xiao-qian, HU Jian-hao. Area-sharing cyclic structure MRF cirucits design in ultra-low supply voltageC/IEEE International Symposium on Circuits and Systems. Beijing: IEEE, 2015: 2353-2356. 14 PARIHI K K. VLSI digital signal processing systems: Design and implementationM. Beijing: John Wiley & Sons, 2007: 50-80. 编 辑 叶 芳 万方数据